QuartusII软件中两种仿真结果的分析研究作者：陈贞来源：《电子技术与软件工程》2016年第14期 摘 要本文运用QuartusII软件对数字逻辑电路的时序仿真和功能仿真结果进行分析，其结果表明两种仿真结果不一致的原因为数字逻辑电路的竞争-冒险现象。文中详细地讨论产生竞争5-6岁幼儿年龄特点-冒险现象的原因和防范竞争-冒险现象的一些办法。 【关键词】QuartusII软件 时序仿真试用目录 功能仿真 竞争-冒险现象
www.13qk
1 现代管理科学引言
EDA（Electronic Design Automation，电子设计自动化）技术是以QuartusII软件为设计平台，以Verilog或VHDL为硬件描述语言，以FPGA或PLD等可编程逻辑芯片为载体，将电子系统的软件仿真与硬件设计电路相结合的一门电子设计技术。 我校的应用电子技术专业和电子信息工程技术专业已开设EDA庚子之变技术课程多年，多数学生反应VHDL语言编程较难，分析仿真结果较难等等，在学习过程中容易产生畏难的情绪，影
响学习效果。所以针对学生反映的仿真结果分析较难的问题，此文章重点分析两种仿真结果不一致的难点。
2 QuartusII软件中两种仿真过程
EDA设计流程包括设计输入，逻辑综合，布线/适配，仿真，下载及硬件调试。在整个设计流程中，完成设计输入并成功进行编译仅能说明设计符合一定的语法规范或电路绘图的规则，并不能说明设计功能的正确性，这就需要通过仿真对设计进行验证，保证设计符合其功能性。
在QuartusII设计平台中，仿真一般分为功能仿真和时序仿真。功能仿真又叫逻辑仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证，以了解实现的功能是否满足设计要求，其仿真结果与电路设计的真值表的结果相对应；而时序仿真是在布线后进行，是最接近真实器件运行的仿真，它与特定的器件有关，又包含了器件和布线的延时信息，主要验证程序在目标器件中的时序关系。现以原理图输入的方式设计加法器为例来说明两种仿真结果的不同，其电路图如图1所示。 天鹅湖音乐赏析
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议