张卫清;许厚棣;唐亮
【摘 要】在数字阵列雷达系统发展过程中，数字 T／R组件设计一直是研究的重点。传统的数字 T／R组件设计方法大都是微波和数字独立设计，无法进一步提高雷达系统集成度。针对这一问题，论述了一种基于微系统封装技术的雷达数字T／R组件设计方法，在自主设计的微波及数字芯片基础上，通过仿真建模分析，将低噪声接收、收发变频、模数／数模转换、数字下变频，以及直接数字频率合成等功能集成在一个系统封装上，形成了一个单片雷达数字化收发系统芯片。经测试，该雷达数字化收发系统芯片性能指标满足数字阵列雷达系统要求，研究成果已在某数字阵列雷达试验系统中成功应用。%In digital array radar system development process,digital T/R module design is very impor﹣tant.In traditional digital T/R design method,microwave circuit and digital circuit are always independently designed.This method limits the radar integration level.To solve this problem,we discuss a radar digital T/R design method based on microsystems packaging.On the basis of autonomous﹣designed microwave and digital chips,through modeling and simulation analysis,we integrate LNA,MI
X,ADC,DAC,DDC,and DDS into a microsystems packaging,a radar receive﹣transmit system chip achieved.After test,the perform﹣ance indeXes of the radar receive﹣transmitter system chip satisfy the needs of digital array radar.The research achivement already has been used in a digital array radar.
【期刊名称】《雷达科学与技术》
【年(卷),期】2016(014)003
【总页数】7页(P317-323)
【关键词】雷达收发系统;数字阵列雷达;微系统封装;数字T/R
【作 者】张卫清;许厚棣;唐亮
【作者单位】中国电子科技集团公司第三十八研究所，安徽合肥 230088;中国电子科技集团公司第三十八研究所，安徽合肥 230088;中国电子科技集团公司第三十八研究所，安徽合肥 230088
朔黄线
东盟论坛【正文语种】中 文
【中图分类】TN957
0 引言
数字阵列雷达是一种接收波束和发射波束都采用数字波束形成技术实现的有源相控阵雷达,由于数字阵列雷达具有瞬时动态大、波束扫描灵活、抗干扰能力强等特点,因此数字阵列雷达正成为未来有源相控阵雷达发展的重要方向之一[1-3]。数字阵列雷达的核心模块是数字T/R组件,数字T/R组件是集数字波形产生、模拟变频放大、大功率放大、低噪声接收、模数转换和数字解调等功能于一体的多功能模块,实现雷达信号的接收和发射功能。数字T/R组件是组成数字阵列雷达的基本单元,通过将成千上万个数字T/R组件进行集成设计构成数字阵列雷达的有源天线阵面,因而数字T/R组件的性能指标、成本、体积和重量将决定数字阵列雷达的使用价值和生存周期[4-5]。
随着数字阵列雷达技术推广应用到机载、舰载、球载和星载等平台上。高集成、轻量化及低功耗的数字T/R组件设计是未来的发展趋势,本文提出一种基于微系统封装(SIP)技术的数
甘草酸单钾盐字T/R组件设计和实现方法,即将微波收发芯片、变频芯片和模数混合收发芯片一起集成在一个IC封装内,形成一个微波数字混合的收发系统芯片,实现数字阵列雷达单元级数字接收和数字发射功能。采用该技术将极大地降低数字T/R组件的体积、重量和功耗,由于实现了芯片化,因此也可以提高批产一致性和可靠性。它能以极小的体积、功耗和成本来支撑大规模的应用,同时降低有效载荷体积重量,直接提高其生存能力。
1 系统组成
nikon d2h
系统芯片由驱动功放MMIC、限幅器MMIC、射频收发MMIC、中频收发MMIC和模数混合芯片等组成,其组成框图如图1所示。
图1 系统芯片组成框图
在图1所示的系统芯片组成框图中,为了提高系统芯片的通用性,在方案设计时考虑将链路中的滤波器外置,同时为进一步提高系统芯片集成度,这里创新性地采用有源变频方式实现收发链路的两次上下变频。射频收发 MMIC(包含低噪放、收发开关和一中上下变频)是基于Ga As工艺,对雷达回波信号进行低噪放和一中下变频,对二中激励信号进行一中上变频;中频收
发MMIC(包含收发开关和二中上下变频)是基于Si工艺,主要完成二中上下变频功能;模数混合芯片(包含ADC、DAC、数字下变频、数字波形产生、控制接口、RAM和ROM)是基于CMOS工艺,对中频输入信号进行数字接收,输出数字基带I/Q信号,同时根据信号带宽和中频要求,数字直接产生相应的LFM信号。
2 技术指标
系统芯片采用集成化、一体化设计方式,在单封装芯片中实现雷达收发系统功能,其主要性能指标为:
工作频率:S波段;
工作带宽:300 MHz;
我们这帮人作文瞬时带宽:5 MHz;
噪声系数:≤2.5 dB;
动态范围:≥60 d B;
输出功率:≥20 d Bm;
带内起伏:≤±1 dB;
输出数据率:≥20 Mbit/s。
3.1 宽带低噪声放大器设计阿西土陶
系统芯片工作频段为S波段,相对带宽约为30%,系统对低噪声放大器噪声系数要求低,增益起伏要求小,在设计中从以下几方面进行了考虑:
(1)匹配电路设计
作为低噪声电路,输入电路的匹配效果直接影响整个电路的噪声性能。为了电路噪声性能及输入驻波指标的均衡考虑,必须仔细选择输入匹配点。为了增加第一级FET的稳定性及取得噪声与驻波指标,在源级增加了一个电感量较小的串联负反馈,使FET的稳定性有了很大提高,简化了匹配电路的复杂性。选择宽带内的一个工作点来设计匹配电路,在匹配电路拓扑的
确定中还需充分考虑到电路的宽带特性,力争使整个网络的Q值不超过1。第二级FET的作用主要是放大、宽带匹配及输出能力考虑,为了提高宽带特性,该级反馈采用的是电阻并联负反馈电路,可以提高第二级FET稳定性至完全稳定状态。该级FET输入输出采用共扼匹配,保证了输出驻波的良好特性。
(2)仿真设计
根据电路的拓扑结构将UMS的有源、无源模型放入原理图中,仿真优化后达到的结果如图2所示。可以看出噪声系数指标略差,这是由于电感在该频段的Q值略低,造成了物理损耗过大,在实际的应用中可以将FET的工作电流降低,达到降低噪声系数的目的,这里可以近似得到电流降低后的仿真噪声结果。宽带放大器设计中难以达到的指标为宽带增益起伏,选择的设计目标为带内起伏1 dB,根据经验将工作频率偏移6%～7%,带宽也略放宽。从分析仿真的结果可以看出,很难达到带宽与输入/输出驻波的完全满足,只能在宽带的带内起伏与驻波之间到一个均衡点,使其基本能够满足系统对该部分电路的要求。采用的关键技术主要是用串联及并联负反馈技术来扩展频带,第一级采用串联负反馈技术,第二级采用串联+并联负反馈技术,从仿真的结果看完全达到了设计要求。
图2 电感模型比较
(3)模型库的修正
在UMS的元件模型中,并不是所有的模型都能够满足电路的需求,为满足电路拓扑,用ADS的MOMENT设计工具自制了一个电感,将MOMENT的仿真结果作为黑匣子放入电路中,得到了完整电路的仿真结果。同时将MOMENT的仿真结果与ADS的模型结果相比较,可以看出在该频段ADS的模型是比较准确的。
(4)版图设计
MMIC设计中一个重要的环节是版图设计,不仅要保证Layout的图形能够达到原理图的仿真结果,而且要有效利用Ga As材料的有效面积。完全利用UMS现有的模型Layout不可能有效利用面积,所以对于对电路性能影响不大的旁路电容可以依据Designer Ruler画出。芯片版图设计时,要严格按照FOUDRY厂家工艺规范和要求设计。宽带低噪声放大器电原理图和版图如图3所示。
图3 宽带低噪声放大器电原理图和版图
3.2 宽带有源混频器设计
系统芯片接收采用的是超外差工作方式,前端的混频器工作频带与低噪声放大器相同,也面临着宽带与高技术指标的问题。设计中采用在本振端增加有源FET来提高整个频带内RF端口与LO端口的隔离度,这样带来的缺陷就是增加了芯片的面积及功耗;同时在RF端与LO端增加谐振回路,提高整个频带内的驻波技术指标。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议