(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201980049941.5
(22)申请日 2019.07.26
(30)优先权数据
16/048,084 2018.07.27 US
(85)PCT国际申请进入国家阶段日
2021.01.26
(86)PCT国际申请的申请数据
PCT/US2019/043800 2019.07.26
(87)PCT国际申请的公布数据
WO2020/023937 EN 2020.01.30
(71)申请人 赛灵思公司
地址 美国加利福尼亚州
(72)发明人 Y ·阿贝尔 S ·阿玛德
B ·贾亚德夫
(74)专利代理机构 北京市金杜律师事务所 11256代理人 王茂华 傅远(51)Int.Cl.G06F 13/42(2006.01)H04L 12/801(2006.01)G06F 13/38(2006.01)G06F 13/40(2006.01)G11C 5/02(2006.01)G11C 7/10(2006.01)
(54)发明名称使用HBM物理接口的高带宽芯片到芯片接口(57)摘要描述了与用于中介层(200)上的多个主机设备(202、204)之间的通信的高带宽接口(HBI)(206)有关的技术。在一个示例中，HBI(206)重新利用高带宽存储器(HBM)接口的一部分，诸如物理层(402)。提供了一种计算系统。该计算系统包括第一主机 设备(202)和至少一个第二主机设备(204)。第一主机设备(202)为中介层(200)上的第一管芯，并且第二主机设备(204)为中介层(200)上的第二管芯。第一主机设备(202)和第二主机设备(204)经由至少一个HBI(206)互连。HBI (206)实现用于第一主机设备(202)与第二主机设备(204)之间的通信的分层协议(402、404、406)。分层协议(402、404、406)包括物理层协议(402)，该物理层协议(402)根据HBM物理层协议 而被配置。权利要求书2页 说明书12页 附图31页CN 112513827 A 2021.03.16
C N 112513827
A
1.一种计算系统，包括：
第一主机设备，包括第一管芯，所述第一管芯位于中介层上；以及
至少一个第二主机设备，包括第二管芯，所述第二管芯位于中介层上，其中：
所述第一主机设备和所述第二主机设备经由至少一个高带宽接口(HBI)互连，所述高带宽接口实现用于所述第一主机设备与所述第二主机设备之间的通信的分层协议，所述分层协议包括物理层协议，所述物理层协议根据高带宽存储器(HBM)物理层协议而被配置。
2.根据权利要求1所述的计算系统，其中所述第一主机设备和所述第二主机设备能够各自被配置为主设备、从设备或两者。
3.根据权利要求1所述的计算系统，其中所述HBI提供多个独立定向信道。 4.根据权利要求1所述的计算系统，其中所述第一主机设备包括3D可编程集成电路(IC)，并且其中所述第二主机设备包括专用IC(ASIC)。
5.根据权利要求1所述的计算机系统，其中所述物理层协议被配置在每个输入/输出(I/O)字连续数据流模式中以及4:1串行器/解串器(SERDES)模式中。
6.根据权利要求1所述的计算机系统，其中所述分层协议还包括传输层协议，所述传输层协议包括输出信道，所述输出信道被配置为发布所述传输层协议的输入信道所使用的信用。
7.根据权利要求1所述的计算机系统，其中所述分层协议还包括协议层，所述协议层包括高级流式高级可扩展接口(AXI)协议或存储器映射高级可扩展接口(AXI)协议。
8.根据权利要求7所述的计算机系统，其中所述存储器映射AXI协议支持用于同时的读取命令和写入命令的混合命令信道分组，或其中所述存储器映射AXI协议支持用于同时的读取响应和写入响应的混合响应信道分组。
9.一种用于中介层上的设备之间的通信的方法，包括：
经由高带宽接口(HBI)从所述中介层上的第一设备向所述中介层上的第二设备发送至少一个第一信号，其中经由所述HBI发送所述第一信号包括：使用分层协议发送所述第一信号，所述分层协议包括物理层协议，所述物理层协议根据高带宽存储器(HBM)物理层协议而被配置；以及
经由所述HBI从所述中介层上的所述第二设备接收至少一个第二信号。
10.根据权利要求9所述的方法，其中所述第一信号经由第一独立定向HBI信道而被发送，并且其中所述第二信号经由第二定向HBI信道而被接收。
11.根据权利要求9所述的方法，其中所述第一设备包括3D可编程集成电路(IC)，并且其中所述第二设备包括专用IC(ASIC)。
12.根据权利要求9所述的方法，其中所述物理层协议被配置在每个输入/输出(I/O)字连续数据流模式中以及4:1串行器/解串器(SERDES)模式中。
13.根据权利要求9所述的方法，其中所述分层协议还包括传输层协议，所述传输层协议包括输出信道，所述输出信道被配置为发布所述传输层协议的输入信道所使用的信用。
14.根据权利要求9所述的方法，其中所述分层协议还包括协议层，所述协议层包括高级流式高级可扩展接口(AXI)协议或存储器映射高级可扩展接口(AXI)协议。
15.根据权利要求14所述的方法，其中所述第一信号或第二信号包括用于同时的读取命令和写入命令的混合命令信道分组，或其中所述第一信号或第二信号包括用于同时的读
取响应和写入响应的混合响应信道分组。
使用HBM物理接口的高带宽芯片到芯片接口
技术领域
[0001]本公开的各个示例一般涉及电子电路，具体涉及使用高带宽存储器(HBM)物理接口的高带宽芯片到芯片接口。
背景技术
[0002]诸如平板电脑、计算机、复印机、数码相机、智能电话、控制系统和自动柜员机等之类的电子设备通常采用诸如通过各种互连部件连接的管芯之类的电子部件。管芯可以包括存储器、逻辑、或其他集成电路(IC)设备。
[0003]IC可以被实现为执行指定的功能。示例IC包括掩模可编程IC，诸如通用IC、专用集成电路(ASIC)等，以及现场可编程IC，诸如现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)等。
[0004]IC随着时间变得越来越“密集”，即，在IC中实现了更多逻辑特征。最近，堆叠硅互连技术(“SSIT”)允许在单个封装中放置多于一个的半导体管芯。SSIT IC可以用于解决对单个封装内具有各种IC的需求的增加。传统上讲，SSIT产品使用中介层来实现，该中介层包括具有硅通孔(TSV)的中介层基板层以及中介层基板层上构建的附加金属化层。中介层提供IC管芯与封装基板之间的连接性。
[0005]芯片到芯片接口(也被称为互连)提供了主机设备之间(诸如IC、片上系统(SoC)、FPGA、ASIC、中央处理单元(CPU)、图形处理单元(GPU)等之间)的桥。
[0006]随着可以由系统处理的数据速率的增加，提供能够跟上芯片的处理速度的接口变得越来越困难。期望节能、稳健和低成本的芯片到芯片接口，以满足高性能系统的需求。[0007]高速芯片到芯片接口有时需要在引脚计数、输入/输出(I/O)芯片面积、功率等之间进行权衡。芯片到芯片接口的一些示例包括低压互补金属氧化物半导体(LVCMOS)I/O、低压差分信令(LVDS)I/O、高速串行器/解串器(SERDES)I/O。
[0008]高带宽存储器(HBM)为用于3D堆栈动态RAM(DRAM)的高性能随机存取存储器(RAM)接口，并且已经被联合电子设备工程理事会(JEDEC)标准机构采用。HBM标准定义了一种新型物理接口，用于HBM DRAM设备与诸如ASIC、CPU、GPU或FPGA之类的主机设备之间的通信。与某些其他接口相比较，就
I/O管芯面积和功率而言，HBM物理接口可以改善权衡点。HBM可以以小形状因子使用较少功率实现高带宽。
[0009]对于一些系统，期望一种高速接口来将其他主机设备有效地集成在单个中介层上。因此，用于高带宽芯片到芯片接口的技术可能是有用的。
发明内容
[0010]描述了与使用高带宽存储器(HBM)物理接口的高带宽芯片到芯片接口有关的技术。
[0011]在一个示例中，提供了一种计算系统。该计算系统包括第一主机设备和至少一个第二主机设备。第一主机设备为中介层上的第一管芯，而第二主机设备为中介层上的第二
管芯。第一主机设备和第二主机设备经由至少一个高带宽接口(HBI)互连。HBI实现用于第一主机设备与第二主机设备之间的通信的分层协议。分层协议包括物理层协议，该物理层协议根据高带宽存储器(HBM)物理层协议而被配置。
[0012]在一些实施例中，第一主机设备和第二主机设备可以各自被配置为主设备、从设备或两者。
[0013]在一些实施例中，HBI可以提供多个独立定向信道。
[0014]在一些实施例中，第一主机设备可以包括3D可编程集成电路(IC)，而第二主机设备可以包括专用IC(ASIC)。
[0015]在一些实施例中，物理层协议可以被配置在每个输入/输出(I/O)字连续数据流模式中以及4:1串行器/解串器(SERDES)模式中。
[0016]在一些实施例中，分层协议还可以包括传输层协议，该传输层协议包括输出信道，该输出信道被配置为发布传输层协议的输入信道所使用的信用。
[0017]在一些实施例中，分层协议还可以包括协议层，该协议层包括高级流式高级可扩展接口(AXI)协议或存储器映射高级可扩展接口(AXI)协议。
[0018]在一些实施例中，存储器映射AXI协议可以包括10位写入选通信号。前5位可以指示其中所有位为零的写入选通的第一区域中的多个零，而第二5位可以指示其中所有位为一的写入选通的第二区域中的多个一。写入选通还可以包括其中所有位均为零的第三区域。
[0019]在一些实施例中，存储器映射AXI协议可以支持用于同时的读取命令和写入命令的混合命令信道分组。
[0020]在一些实施例中，存储器映射AXI协议可以支持用于同时的读取响应和写入响应的混合响应信道分
组。
[0021]在一些实施例中，第一管芯和管芯可以经由多个线连接。第一管芯上的凸块可以连接到第二管芯上的对应位置中的凸块。传输层还可以被配置为对位重新排序，并且第一管芯和第二管芯在中介层上相对于彼此可以具有相同的方位或不同的方位。
[0022]在另一示例中，提供了一种用于中介层上的设备之间的通信的方法。该方法包括：经由HBI将至少一个第一信号从中介层上的第一设备发送到中介层上的第二设备。经由HBI 发送第一信号包括：使用分层协议发送第一信号。分层协议包括物理层协议，该物理层协议根据HBM物理层协议而被配置。该方法包括：经经由HBI从中介层上的第二设备接收至少一个第二信号。
[0023]在一些实施例中，可以经由第一独立定向HBI信道发送第一信号，并且可以经由第二定向HBI信道接收第二信号。
[0024]在一些实施例中，第一设备可以包括3D可编程集成电路(IC)，而第二设备可以包括专用IC(ASIC)。
[0025]在一些实施例中，物理层协议可以被配置在每个输入/输出(I/O)字连续数据流模式中以及4:1串行器/解串器(SERDES)模式中。
[0026]在一些实施例中，分层协议还可以包括传输层协议，该传输层协议包括输出信道，该输出信道被配置为发布传输层协议的输入信道所使用的信用。
[0027]在一些实施例中，分层协议还可以包括协议层，该协议层具有高级流式高级可扩
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议