首页 > 学术百科

一种PCIE链路设计用等概率DOE极限仿真方法、程序及介质[发明专利]

专利名称：一种PCIE链路设计用等概率DOE极限仿真方法、程序及介质

专利类型：发明专利

发明人：李楠

申请号：CN202010846099.2

申请日：20200820

公开号：CN112069751A

公开日：

20201211

专利内容由知识产权出版社提供

摘要：本发明公开一种PCIE链路设计用等概率DOE极限仿真方法、程序及介质。PCIE链路设计用等概率DOE极限仿真方法包括创建PCIE仿真链路；利用因素组合寻最优的TXLE因子；将长度因素作为常量，非长度因素作为变量生成第一DOEcase；将所述长度因素作为变量导入任一所述第一DOEcase生成第二DOEcase；所述PCIE仿真链路配置最优的所述TXLE因子，所述PCIE仿真链路仿真所有的所述第二DOEcase；统计同一长度因素参数对应的失败的所述第二DOEcase的数量；根据失败的所述第二DOEcase的数量判断该长度是否为极限长度。PCIE链路设计用等概率DOE极限仿真程序实现所述方法。本发明能够有效的保证形成的仿真结果是等概率的，根据仿真结果统计的同一长度因素参数对应的失败的所述第二DOEcase的数量有意义。

申请人：苏州浪潮智能科技有限公司

地址：215100 江苏省苏州市吴中区吴中经济开发区郭巷街道官浦路1号9幢

国籍：CN

代理机构：济南诚智商标专利事务所有限公司

代理人：朱晓熹

本文发布于:2024-09-20 12:09:12，感谢您对本站的认可！

本文链接：https://www.17tex.com/xueshu/763083.html

上一篇：一种获取阻焊油墨对信号和共面波导影响的方法及系统[发明专利]

下一篇：2020年智慧树知道网课《知识产权法(XXX)》课后章节测试满分答案