(19)中华人民共和国国家知识产权局
(12)实用新型专利
(10)授权公告号 (45)授权公告日 (21)申请号 201821475847.5
(22)申请日 2018.09.10
(73)专利权人 上海泽丰半导体科技有限公司
地址 200233 上海市徐汇区田州路159号15
单元1302室
(72)发明人 何菊 罗雄科
(74)专利代理机构 上海硕力知识产权代理事务
所(普通合伙) 31251
代理人 郭桂峰
(51)Int.Cl.
G01R 31/28(2006.01)
G01R 1/04(2006.01)
H05K 1/18(2006.01)
(ESM)同样的发明创造已同日申请发明专利
(54)实用新型名称
(57)摘要
本实用新型公开了一种ATE测试板，包括：从
上至下依次设置的顶层，中间层，以及底层；凹
元器件，其设于所述凹部内；所述顶层与所述底
层通过所述电子元器件电气连接。因此，同本申
请的在测试板的底部开设一个凹部，并将电子元
器件放置在凹槽内，实现电气连接，这种电路结
的高精度控制，优化了插损回损，保证测试系统
高速信号的完整性。权利要求书1页 说明书6页 附图5页CN 208780787 U 2019.04.23
C N 208780787
U
1.一种ATE测试板，其特征在于，包括：
从上至下依次设置的顶层，中间层，以及底层；
凹部，其从所述底层向所述中间层延伸设置；
电子元器件，其设于所述凹部内；
所述顶层与所述底层通过所述电子元器件电气连接。
2.如权利要求1所述的一种ATE测试板，其特征在于，包括：
在所述中间层中包括多层信号层；
在多层信号层中包括信号设定层，且在所述信号设定层上设置焊盘，所述焊盘与所述电子元器件进行电气连接。
3.如权利要求2所述的一种ATE测试板，其特征在于，还包括：
从所述顶层开始，向下至所述中间层的信号设定层构成为所述ATE测试板的上板面；从所述信号设定层紧邻的下方一个信号层开始，向下至所述底层构成为所述ATE测试板的下板面；
所述凹部设置在所述下板面。
4.如权利要求3所述的一种ATE测试板，其特征在于，包括：
在所述ATE测试板的下板面的无信号区域内设置凹部，并将所述电子元器件设置在所述凹部；
在所述ATE测试板的下板面设置至少一个凹部。
5.如权利要求3所述的一种ATE测试板，其特征在于，还包括：
从所述顶层开始，向下至所述中间层的信号设定层以压合的方式形成所述上板面；从所述信号设定层紧邻的下方一个信号层开始，向下至所述底层以压合的方式形成所述下板面；将所述上板面与所述下板面以压合的方式形成所述ATE测试板。
权 利 要 求 书1/1页CN 208780787 U
一种ATE测试板
技术领域
[0001]本实用新型涉及芯片测试领域，特别涉及一种ATE测试板。
背景技术
[0002]随着电子通讯技术的快速发展，集成电路的封装与PCB互联，对信号传输的带宽要求越来越高。
目前已经到达了30Gbps，未来几年，信号传输速率还会进一步增加到40-60Gbps。信号传输速率的不断增加，对ATE(Automatic Test Equipment自动测试设备)测试中loadboard(自动测试板)的设计带来了大大的挑战，既要控制传输线阻抗，也要控制信号过孔阻抗、信号插损以及回损，确保整个链路的信号完整性。
[0003]通常在测量高速IP时会采用一种高速环回链路，如图1所示。图中PCB 案例板厚250mil，层数44层，走线在第6层和第8层。在设计时，由于ATE 的loadboard板TOP层(顶层)只能放置DUT(测试设备Device Under Test)，其他器件不能放置在TOP层，通常将电容放在bottom层(底层)，但是loadboard 需要考虑到硬度设计而把板子做得很厚，一般在180mil-250mil，这样就会导致电容处的过孔特别长，从而过孔的阻抗不好控制，插损和回损也都会变差，无法满足高带宽的要求。
[0004]基于以上存在的技术问题，本申请提供了解决以上技术问题的技术缺陷。
发明内容
[0005]本实用新型的目的是提供一种ATE测试板，通过测试板的底部开设一个凹部，并将电子元器件放置在凹槽内，实现电气连接，这种电路结构的改进，缩短了过孔长度，实现信号链路阻抗的高精度控制，优化了插损回损，保证测试系统高速信号的完整性。
[0006]本实用新型提供的技术方案如下：
[0007]一种ATE测试板，包括：从上至下依次设置的顶层，中间层，以及底层；
[0008]凹部，其从所述底层向所述中间层延伸设置；电子元器件，其设于所述凹部内；所述顶层与所述底层通过所述电子元器件电气连接。
[0009]具体的，本申请的在测试板的底部开设一个凹部，并将电子元器件放置在凹槽内，实现电气连接，这种电路结构的改进，缩短了过孔长度，实现信号链路阻抗的高精度控制，优化了插损回损，保证测试系统高速信号的完整性。
[0010]进一步优选的，包括：在所述中间层中包括多层信号层；在多层信号层中包括信号设定层，且在所述信号设定层上设置焊盘，所述焊盘与所述电子元器件进行电气连接。[0011]本申请中，通过信息参数计算，得到设置电子元器件的信号设定层，进一步的引出对应的焊盘，为后续的放置电子元器件提供了可靠依据。
[0012]进一步优选的，还包括：从所述顶层开始，向下至所述中间层的信号设定层构成为所述ATE测试板的上板面；从所述信号设定层紧邻的下方一个信号层开始，向下至所述底层构成为所述ATE测试板的下板面；所述凹部设置在所述下板面。
[0013]进一步优选的，包括：在所述ATE测试板的下板面的无信号区域内设置凹部，并将
所述电子元器件设置在所述凹部；在所述ATE测试板的下板面设置至少一个凹部。[0014]进一步优选的，还包括：从所述顶层开始，向下至所述中间层的信号设定层以压合的方式形成所述上板面；从所述信号设定层紧邻的下方一个信号层开始，向下至所述底层以压合的方式形成所述下板面；将所述上板面与所述下板面以压合的方式形成所述ATE测试板。
[0015]本实用新型中，通过设置凹槽，将电子元器件设置在凹槽内，大大提高了此种测试板结构的测试带宽，同时也为今后发展的更高速率测量提供了可靠的支柱。
[0016]因此，本申请，以电容为例进行阐明，使电容处的两对差分过孔长度明显缩短，降低了过孔的损耗以及保证了阻抗连续性，能够满足高频、高速的需要。在类似于ATE中loadboard这种板厚要求很厚的设计中对改善过孔阻抗有明显的作用，有助于信号到达40-60Gbps时Loadboard设计也能够满足信号完整性要求。
[0017]本实用新型提供的一种ATE测试板，有益效果如下：
[0018]本实用新型，针对此处电路结构进行改进，缩短了过孔长度，实现信号链路阻抗的高精度控制，优化了插损回损，保证测试系统高速信号的完整性，大大提高了此种结构的测试带宽。也为今后发展的更高速率测量提供了可靠的支柱。
附图说明
[0019]下面将以明确易懂的方式，结合附图说明优选实施方式，对一种ATE测试板的上述特性、技术特征、优点及其实现方式予以进一步说明。
[0020]图1为现有技术中的测试板的拓扑结构三维图
[0021]图2为现有技术中的测试板的拓扑结构剖面图
[0022]图3为本实用新型ATE测试板的三维结构图；
[0023]图4为本实用新型ATE测试板的剖面图；
[0024]图5为本实用新型在ATE测试板上的设置多个凹部的结构图；
[0025]图6为本实用新型一种基于ATE测试板的电子元器件设置方法的实施例流程图；[0026]图7为链路TDR曲线示意图；
[0027]图8为链路的插入损耗示意图；
[0028]图9为链路的回波损耗示意图。
[0029]附图标号说明：
[0030] 1.顶层，2.底层，3.电子元器件，4.中间层，5.凹部；
具体实施方式
[0031]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
[0032]为使图面简洁，各图中的只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。
[0033]如图3所示，图3示出了一种ATE测试板的一个实施例包括：从上至下依次设置的顶
层1，中间层4，以及底层2；凹部5，其从底层2向中间层4延伸设置；电子元器件3，其设于凹部5内；顶层1与底层4通过电子元器件3电气连接。
[0034]具体的，在本申请中是针对现有技术中由于ATE的loadboard板TOP层只能放置DUT (Device Under Test)，其他器件不能放置在TOP层，通常将电容放在bottom层，但是loadboard(测试板)需要考虑到硬度设计而把板子做得很厚，因此导致电子元器件的连接端处的过孔特别长，例如会导致连接电
容处的过孔特别长，从而过孔的阻抗不好控制，插损和回损也都会变差，无法满足高带宽的要求。因此在本申请中为了改善这个问题，在ATE测试板的底层上开设一个凹部，即一个凹槽，将电容或者电子元器件设置在凹槽内，这样就缩短了过孔的长度，将其在现有技术中的设置在ATE测试板底部的电子元器件，将其通过计算等手段，放置的电路板上开设的凹槽内。
[0035]因此，本申请的在测试板的底部开设一个凹部，并将电子元器件放置在凹槽内，实现电气连接，这种电路结构的改进，缩短了过孔长度，实现信号链路阻抗的高精度控制，优化了插损回损，保证测试系统高速信号的完整性。
[0036]本实用新型还提供一个实施例；参考图所示；包括：在中间层中包括多层信号层；在多层信号层中包括信号设定层，且在信号设定层上设置焊盘，焊盘与电子元器件进行电气连接。
[0037]在本申请中的测试板也是印制电路板中的一种，并包括很多层，在最上层为顶层；信号层，阻焊层，丝印层，以及禁止布线层等在本申请中都统称为中间层；最下面一层为底层，可放置电子元器件；由于本申请中是将需要连接的电子元器件放置在凹槽内；那么凹槽是介于在中间层内的；在中间层根据电气参数、电阻、阻抗、以及信号的插损信息等，进行专业的计算，计算出电子元器件设置位置参数，在具体的哪一个位置，也即哪一层，可实现良好的数据信息通信；通过计算得出，将电子元器件设置在中间层中的一个信号设定层；在信号设定层上引出对应元器件的焊盘，也即焊盘，可实现电气连接。
[0038]本申请中，通过信息参数计算，得到设置电子元器件的信号设定层，进一步的引出对应的焊盘，为后续的放置电子元器件提供了可靠依据。
[0039]优选的，还包括：从顶层开始，向下至中间层的信号设定层构成为ATE测试板的上板面；从信号设定层紧邻的下方一个信号层开始，向下至底层构成为 ATE测试板的下板面；凹部设置在下板面。
[0040]优选的，包括：在ATE测试板的下板面的无信号区域内设置凹部，并将电子元器件设置在凹部；在ATE测试板的下板面设置至少一个凹部。
[0041]优选的，还包括：从顶层开始，向下至中间层的信号设定层以压合的方式形成上板面；从信号设定层紧邻的下方一个信号层开始，向下至底层以压合的方式形成下板面；将上板面与下板面以压合的方式形成ATE测试板。
[0042]具体的，在一块测试板上可以设置多个用于设置电子元器件的凹槽，本实用新型通过将链路结构中设置的电子元器件区域的背面挖空，如果将电子元器件焊接在中间层L10层，从而减小了现有技术中图1和图2链路结构中电子元器件处的过孔长度，保证了此处过孔的阻抗连续性。链路的三维结构如图3所示，剖面图如图4所示。同时，本实用新型的加工工艺需要使用二次压合，在 DUT(待测设备Device Under Test)处的过孔钻刀选取上可以选择更小的孔径，对于小pitch(间距)的DUT芯片更加便于过孔的阻抗优化。通常设计时
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议