(10)申请公布号 (43)申请公布日 2014.02.12
C N 103579035
A (21)申请号 201210277071.7
(22)申请日 2012.08.06
H01L 21/66(2006.01)
(71)申请人无锡华润上华科技有限公司
地址214028 江苏省无锡市国家高新技术产
业开发区新洲路8号
(72)发明人陈亚威
(74)专利代理机构北京集佳知识产权代理有限
公司 11227
代理人
常亮
(54)发明名称
(57)摘要
本发明公开了一种缺陷密度计算方法，包括
率Wafer Yield ；S2、计算所述产品单个芯片的面
积DieArea ；S3、根据器件测试项目系数Device Test Bin 、光刻系数Litho Coefficient 和工艺技
术系数Technology Coefficient 计算所述产品
的芯片制造过程的复杂度系数N ；S4、根据芯片的
产品良率Wafer Yield 、面积Die Area 及复杂度
系数N 计算缺陷密度D 0。本发明通过器件测试项
目系数B 、光刻系数L 和工艺技术系数T 计算复杂
度系数N ，通过修正后的N 计算缺陷密度大小，减
小了缺陷密度与实际晶圆制程能力的误差，同时
该计算方法及工艺流程不会产生额外的成本。
(51)Int.Cl.
权利要求书2页 说明书7页 附图2页
(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书2页 说明书7页 附图2页(10)申请公布号CN 103579035 A
1.一种缺陷密度计算方法，其特征在于，所述方法包括以下步骤：
S1、计算晶圆生产线上芯片的产品良率Wafer Yield；
S2、计算所述产品单个芯片的面积Die Area；
S3、根据器件测试项目系数Device Test Bin、光刻系数Litho Coefficient和工艺技术系数Technology Coefficient计算所述产品的芯片制造过程的复杂度系数N；
S4、根据芯片的产品良率Wafer Yield、面积Die Area及复杂度系数N计算缺陷密度D
。
2.根据权利要求1所述的缺陷密度计算方法，其特征在于，所述步骤S3中复杂度系数N为器件测试项目系数Device Test Bin、光刻系数Litho Coefficient和工艺技术系数Technology Coefficient三者的乘积除以三者之和，即
3.根据权利要求2所述的缺陷密度计算方法，其特征在于，所述光刻系数Litho Coefficient由DUV层数和I-LINE层数计算而得，光刻系数Litho Coefficient等于DUV 层数乘以1再加上I-LINE层数乘以0.5，即Litho Coefficient=DUV layers*1+I-LINE layers*0.5。
4.根据权利要求2所述的缺陷密度计算方法，其特征在于，所述器件测试项目Device Test Bin的数值为所需测试项目的总数。
5.根据权利要求2所述的缺陷密度计算方法，其特征在于，所述芯片包括逻辑器件、混合信号器件、闪存存储器和静态随机存储器，工艺技术包括0.5μm、0.35μm、0.18μm和0.13μm工艺。
6.根据权利要求5所述的缺陷密度计算方法，其特征在于，所述工艺技术系数Technology Coefficient具体为：
混合信号器件和静态随机存储器0.5μm、0.35μm、0.18μm和0.13μm工艺中，工艺技术系数Technology Coefficient分别为A、2A、4A、8A；
逻辑器件和闪存存储器0.5μm、0.35μm、0.18μm和0.13μm工艺中，工艺技术系数Technology Coefficient分别为A-B、2A-B、4A-B、8A-B；
其中A和B的值均为预设常数。
7.根据权利要求6所述的缺陷密度计算方法，其特征在于，所述A的值为0.3，B的值为0.2。
8.根据权利要求1所述的缺陷密度计算方法，其特征在于，所述步骤S4中根据芯片的
产品良率Wafer Yield、面积Die Area及复杂度系数N计算缺陷密度D
的公式为：
9.根据权利要求8所述的缺陷密度计算方法，其特征在于，所述步骤S4后还包括：
通过公式D
0=FD
+0.0001*GDPW-0.08，将D
进行标准化，得到FD
的值。
10.根据权利要求1所述的缺陷密度计算方法，其特征在于，所述步骤S1具体为：挑选同一条生产线上的芯片，并对挑选出的芯片进行测试；
根据Wafer Yield=合格芯片数量/芯片总数计算产品良率Wafer Yield的值。
缺陷密度计算方法
技术领域
[0001] 本发明涉及半导体技术领域，特别是涉及一种缺陷密度计算方法。
背景技术
[0002] 目前，半导体制造工序是先在一片晶圆上同时生长几百上千个相同的芯片，全部制程完成后的晶圆又称为裸片。通过对裸片的测试挑选出合格的芯片，并切割封装成产品。通常，对一条晶圆生产线的某种产品良率Wafer Yield的计算方法是，首先随即挑选同一条晶圆生产线生产的此种产品的裸片若干（数量可以根据生产情况变化），然后测试挑选的所有裸片上的全部芯片，用Wafer Yield的计算公式：
[0003] Wafer Yield=合格芯片数量/芯片总数
[0004] 得到某种产品的产品良率Wafer Yield。
[0005] 但是，由于一条晶圆生产线会生产不同的产品，而对于不同产品，由于其芯片设计和制造工艺不同，产品良率Wafer Yield也会有所不同。因此，某种产品的产品良率Wafer Yield就不能反映晶圆生产线的能力。为了解决这个问题，引入了表示晶圆生产线能力的指
标：缺陷密度（Defect density）D
0，单位为缺陷个数每平方英寸，缺陷密度D
可以由产品良
率Wafer Yield计算。
[0006] 目前广泛使用缺陷密度公式表示某种产品的产品良率与缺陷密度的关系为：
[0007]
[0008] 其中，Wafer Yield表示某种产品的产品良率，Die Area表示某种产品的单个芯片
的面积（单位：平方英寸），D
表示缺陷密度（单位：缺陷个数每平方英寸），N表示某种产品的芯片制造过程的复杂度系数。
[0009] 同时通过标准化换算，将D0转化为FD0，进而得到FD0与WaferYield的关系。其中
FD
为工厂以800个管芯为业界基准，GDPW(GrossDiePerWafer)为一片原片总管芯数。[0010] 理论上，缺陷密度FD0代表了晶圆生产能力，应该只受到晶圆生产线上随机缺陷的
影响，是一个稳定的值，即一条晶圆生产线生产的固有缺陷密度FD
。因此，由固有缺陷密度
FD
可以通过上述公式获得生产线的产品良率Wafer Yield。
[0011] 在上述模型计算公式中，N表示复杂度系数，现有算法中仅用光刻层数来计算复杂
度系数N的值，然而并未考虑不同的器件测试项目系数和不同的工艺技术等对缺陷密度D
0造成的影响，因此计算得到的缺陷密度D
有很大的误差。
[0012] 因此，针对上述技术问题，有必要提供一种新的缺陷密度计算方法。
发明内容
[0013] 有鉴于此，本发明的目的在于提供一种更合理、更精确的缺陷密度计算方法。[0014] 为了实现上述目的，本发明实施例提供的技术方案如下：
[0015] 一种缺陷密度计算方法，所述方法包括以下步骤：
[0016] S1、计算晶圆生产线上芯片的产品良率Wafer Yield；
[0017] S2、计算所述产品单个芯片的面积Die Area；
[0018] S3、根据器件测试项目系数Device Test Bin、光刻系数Litho Coefficient和工
艺技术系数Technology Coefficient计算所述产品的芯片制造过程的复杂度系数N；[0019] S4、根据芯片的产品良率Wafer Yield、面积Die Area及复杂度系数N计算缺陷密度D
。
[0020] 作为本发明的进一步改进，所述步骤S3中复杂度系数N为器件测试项目系数Device Test Bin、光刻系数Litho Coefficient和工艺技术系数Technology Coefficient 三者的乘积除以三者之和，即
[0021]
[0022] 作为本发明的进一步改进，所述光刻系数Litho Coefficient由DUV层数和I-LINE层数计算而得，
光刻系数Litho Coefficient等于DUV层数乘以1再加上I-LINE层数乘以0.5，即Litho Coefficient=DUV layers*1+I-LINElayers*0.5。
[0023] 作为本发明的进一步改进，所述器件测试项目Device Test Bin的数值为所需测试项目的总数。
[0024] 作为本发明的进一步改进，所述芯片包括逻辑器件、混合信号器件、闪存存储器和静态随机存储器，工艺技术包括0.5μm、0.35μm、0.18μm和0.13μm工艺。
[0025] 作为本发明的进一步改进，所述工艺技术系数Technology Coefficient具体为：[0026] 混合信号器件和静态随机存储器0.5μm、0.35μm、0.18μm和0.13μm工艺中，工艺技术系数Technology Coefficient分别为A、2A、4A、8A；
[0027] 逻辑器件和闪存存储器0.5μm、0.35μm、0.18μm和0.13μm工艺中，工艺技术系数Technology Coefficient分别为A-B、2A-B、4A-B、8A-B；
[0028] 其中A和B的值均为预设常数。
[0029] 作为本发明的进一步改进，所述A的值为0.3，B的值为0.2。
[0030] 作为本发明的进一步改进，所述步骤S4中根据芯片的产品良率Wafer Yield、面
积Die Area及复杂度系数N计算缺陷密度D
的公式为：
[0031]
[0032] 作为本发明的进一步改进，所述步骤S4后还包括：通过公式
D 0=FD
+0.0001*GDPW-0.08，将D
进行标准化，得到FD
的值。
[0033] 作为本发明的进一步改进，所述步骤S1具体为：
[0034] 挑选同一条生产线上的芯片，并对挑选出的芯片进行测试；
[0035] 根据Wafer Yield=合格芯片数量/芯片总数计算产品良率Wafer Yield的值。[0036] 本发明的有益效果是：本发明通过器件测试项目系数B、光刻系数L和工艺技术系数T计算复杂度系数N，通过修正后的N计算缺陷密度大小，减小了缺陷密度与实际晶圆制程能力的误差，同时该计算方法及工艺流程不会产生额外的成本。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议