一种基于FPGA的DSCNN加速器分层验证方法

(19)中华人民共和国国家知识产权局

	(12)发明专利说明书
		(10)申请公布号 CN 113065303 A (43)申请公布日 2021.07.02

(21)申请号 CN202110247735.4

(22)申请日 2021.03.06

(71)申请人杭州电子科技大学

地址 310018 浙江省杭州市下沙高教园区2号大街1号

(72)发明人黄继业谢辉郭童栋董哲康高明裕何志伟

(74)专利代理机构 33233 浙江永鼎律师事务所

代理人陆永强

(51)Int.CI

G06F30/34(20200101)

G06N3/04(20060101)

G06N3/08(20060101)

权利要求说明书说明书幅图

(54)发明名称

一种基于FPGA的DSCNN加速器分层验证方法

(57)摘要

本发明公开了一种基于FPGA的DSCNN加速器分层验证方法，包括以下步骤：S1，原始图像经过加速器所设计网络的软件模型运算，记录并存储所有中间特征数据；S2，对特征数据进行重新排序，作为标准结果；S3，根据深度可分离网络特性，对仿真所需的特征数据等参数进行排序，并初始化至一个DRAM模型中；S4，读取仿真起终值，仿真时根据寄存器值抓取有效卷积结果；S5，以网络层为单位，对比标准结果与仿真结果，得到验证结果。本发明采用分层存储的方式使得设计者能够进行自定义仿真验证，即可规定仿真的起始层与结束层，并且在卷积计算出现错误的情况下快速定位错误所在位置，极大节省了仿真验证的时间成本，提高设计效率。

法律状态