一种20MS/s基于VCO比较器的
王也1#2#刘力源2#3#吴南健2#3
(1.中国科学技术大学微电子学院，安徽合肥230026；
2.中国科学院半导体研究所，北京100083；
3.半导体超晶格国家重点实验室，北京100083)
摘要：基于压控振荡器(VCO)结构的比较器，提出了一种二阶噪声整形逐次逼近型(NS-SAR)模数转换器(ADC)$首先采用对电源电压敏感度较低且噪声性能更优越的VCO比较器，随后通过动态放大器优化噪声传递函数的零极点，最后通过噪声整形结构抑制信号带内噪声$基于180nm CMOS工艺，设计了一款12位20MS/s NS-SAR ADC$仿真结果表明，在1.3V电源电压下，功耗为1.12mW，过采样率(OSR)为8时，信号噪声失真比(SNDR)为72.7dB，无杂散动态范围(SFDR)为88dB，优值(FoMs)为163dB；并且在1.3-1.8V 电源电压范围内，其有效位数(ENOB)>11.7bit$ 关键词：模数转换器；噪声整形；VCO比较器；动态放大器
中图分类号：TN432文献标识码：A DOI:10.19358/j.issn.2096-5133.2021.06.011
引用格式：王也，刘力源，吴南健.一种20MS/s基于VCO比较器的二阶噪声整形SAR ADC设计[J].信息技术与网络安全,2021,40(6):62-68.
A20MS/s second-order noise shaping SAR ADC with VCO-based comparator
Wang Ye1‘2,Liu Liyuan2‘3,Wu Nanjian2‘3
(1.School of Microelectronics,University of Science and Technology of China,Hefei230026,China；
2.Institute of Semiconductors,Chinese Academy of Sciences,Beijing100083,China；
3.State Key Laboratory of Superlattices and Microstructures,Beijing100083,China)蝶形运算
Abstract:A second-order noise-shaping successive approximation register(NS-SAR)analog-to-digital converter(ADC)with a voltage-controlled oscillator(VCO)-based comparator is presented in this paper.Firstly,a VCO-based comparator with low voltage sensitivity and better noise performance is adopted.Then the zero pole of the noise transfer function is optimized by the dynamic amplifier.Finally,the noise in the signal band is suppressed by the noise shaping structure.A design e
xample of12bit20MS/s NS-SAR ADC was fabricated in a180nm CMOS technology.Simulation results show that,it consumes 1.12mW at a 1.3V power supply and achieves a FoMs of163dB with72.7dB SNDR,88dB SFDR at an oversampling ratio(OSR)of8,and the effective number of bits(ENOB)>11.7bit in the supply voltage range of 1.3〜1.8V.
Key words:ADC;noise-shaping；VCO-based comparator；dynamic amplifier
0引言
随着CMOS制造工艺的不断进步以及新颖电路结构的提岀，中等精度(8=10bit)的SAR ADC已经可以实现数百或数千MS/s的采样率，且其面积较
*基金项目：国家重点研发计划资助(2019YFB2204300)小、功耗较低$NS-SAR ADC将过采样技术和噪声整形技术引入到SAR ADC中，在SAR结构低功耗的基础上大大提高模数转换器的精度，是近年来国内外研究的热点$NS-SAR主要分为两种结构，一种是级联积分器前馈结构，采用FIR和IIR滤波器级联，可以实现较为理想的噪声整形效果[1-2]$2012
年，
FREDENBURG J A 等人首次将该结构用于传统
的SAR ADC ,
使得一个8 bit 的转换器获得了 10 bit
的精度=3?，
但是其电路较为复杂，
需要一个由高性
能运放构成的积分器
。2019年,Zhuang Haoyu 等人
采用无源积分器的方法大大减小转换器的功耗，通
过二阶的噪声整形将一个9 bit 转换器的精度提升 到了 12.7 bit =4? o 另一种则是误差反馈结构，其结构
相对简单。
2018年，
Li Shaolan 等人采用该种结构实 现了 NS-SAR ADC ，同时动态运放的加入也减小了 部分功耗，最终获得了稳定优异的噪声整形效果〔讥同 年，杨家琪博士采用双误差反馈通道的方式，有效 地提高了转换器的信噪比［6］，但是系统中的四输入 动态比较器会引入额外的失调和回踢噪声。 与传统的电压域比较器相比，时域比较器对供 电电压相对不敏感且其噪声性能更为优越，因此更
为适合先进CMOS 工艺，而且时域比较器的设计中
绝大部分为数字电路，有利于实现SAR ADC 的数 字化［7］o VCO-SAR 混合结构是采用传统动态比较 器对高位进行量化，而低位则由VCO 进行量化，其 中VCO 将电压域信号的大小与振荡周期数对应， 进而完成量化［8］o 但是该结构对VCO 的增益和线性
度要求很高,
并且由于需要建立电压与振荡周期数
的对应关系，很难实现高精度的量化工作。
本文在级联积分器前馈结构的基础上，
提出了
一种基于VCO 比较器、
零极点优化的二阶噪声整
形SAR ADC o VCO 比较器将电压域信号先转化为 时域信号(相位差),
随后通过相位检测单元完成量
化［9-11］，结构简单,
对VCO 的增益和线性度要求低
；
同时VCO 比较器的输入管比例为1 ,
通过前置的动 态放大器补偿噪声整形过程中的电压损耗,
并优化 噪声传递函数的零极点，
增强噪声整形的效果
。
1噪声整形SAR ADC 的整体结构及原理分析 1.1电路整体结构设计
如图1所示,
本文提出的NS-SAR 主要包括栅压
自举采样开关、
8位电荷重分配型电容阵列CDAC
、
圣裔无源环路滤波器、
动态放大器QDy-amp) #
VCO 比较 器和SAR 数字逻辑电路
。
经过一个完整的逐次逼近周期后，
最后一次的
比较结果会在CDAC 上产生本次转换周期的余差电
压
。无源环路滤波器对余差电压进行噪声整形，以
抑制信号带内噪声。在下一个转换周期的采样阶段, 动态放大器会补偿噪声整形过程中的电压损耗，并 优化噪声传递函数的零极点。最后，与传统SAR ADC 相同，VCO 比较器会依次得到转换过程的数字码。
).2噪声整形SAR ADC 的原理分析
本文提出的噪声整形SAR ADC 的信号框图如
图2所示
。经过一个完整的逐次逼近周期后，最后
一次比较结果将控制电容阵列CDAC 的切换开关
CDAC2
Gnd O Ker O
SAR Logic
图1基于VCO 比较器的噪声整形SAR ADC 结构图
阵列进行最后一次逼近操作，并在CDAC 上产生本 次转换周期的余差电压！世(")°假设差分输入信号
记为)，输岀数字码对应的模拟量记为！皿("), 可以得到！世(")满足如下关系式：
!世(")=!”(")-!皿(")
(1)
如图3所示，本文提岀的噪声整形SAR ADC 的 时序图包括3个阶段，分别是采样阶段、转换阶
段和整形阶段畑、°假设电容阵列CDAC1和 CDAC2大小均为C ，无源环路滤波器中的积分电容
血氧探头#in<1p 、C int1n 、 C lnt 2P 和C i )2n 大小和结构均相同，为CDAC1
和CDAC2的a 倍，记为a C °在经过一个完整的逐次
逼近周期后，CDAC1和CDAC2上的电荷会在 如 为 高电平时与上一个周期中C intXp 和C int1n 上的电荷进
行重分配，根据电荷守恒定理可以得到如下等式：
!”($) - C + & -1)・aC =畑 &)-(1+ a ) C (2) 其中,!…( &)为CDAC1和CDAC2上的差分余差电 压,V…(&-1)为上一个周期中久加和C i rt 1n 的差分电 压,V int1( &)为本周期电荷重分配后C intl$和C int1n 的差
分电压，进一步可以推导差分电压V int1(")为：
V int1(" ) = * V )= 1+
a (1-"-1) V R (" )
(3)
!“2-图3基于VCO 比较器的噪声整形SAR ADC 时序图
在！n2为高电平时，经过一次电荷重分配后CDAC1 和CDAC2上的电荷会与上一个周期中C in^p 和C inQn
上的电荷再次进行重分配，根据电荷守恒定理可以 得到如下等式：
V (&) - C + V inQ ( & -1) - a C = V in2( &)-(1+ a ) C (4)
其中，V in^N -1)为上一个周期中C in2和C inQn 的差分
电压,V i ”/ &)为本周期电荷重分配后C ml 2p 和C ml 2n 的
差分电压，进一步可以推导差分电压V inQ (")为：其中,V 世(")表示为高电平时，电荷重分配后的
CDAC1和CDAC2上的差分电压°
)=1+" (1-" >-)! M )
'[1+" (1-"-1)].心(") ⑸
因此无源环路滤波器的传递函数H (")即为：
((")=[1+ " (L "-1)].
⑹
随后无源环路滤波器对！理(")进行噪声整形！
接着通过动态放大器对整形后的电压补偿！并优化
噪声传递函数的零极点！最后通过VCO 比较器对差
分输入信号 人 和整形、补偿后的余量电压进行加
法操作"假设VCO 比较器的量化噪声为Q (")!可以 推导岀整个系统的传输函数如下所示：
!*过(")=:+ *•+ (") %-1 % !畑(":+ Q (")
⑺
其中，*为动态放大器的增益，进一步推导可以得到:
mss!丄)=!”(") + —[
1["
(+-：
；1)『1)]2
Q (")⑻
*•"」+ [ 1 + "(1 -" 1)].
上式表明，模数转换器的输岀包含输入信号和
经过噪声整形后的量化噪声Q (")，其中Q (")项的系 数被称为噪声传递函数。通过在MATLAB 中建模及 仿真，得到系统的SQNR 与系数"的关系如图4所
示，虽然SQNR 的值在a 为1.3时达到最大，但是系统
电容阵列减小百分比的最值岀现在a 为0.9时°图5 为a 分别取0.8和0.9时，系统的SQNR 。综合电路
功耗、电路的面积和设计难度考虑，本文中a 取0.8 , g 取 5.4 °
图4 SQNR 及电容阵列减小百分比与
"的关系
圮念忸二、蹩
耳世>#
2关键模块设计2.1 VCO 比较器
与传统的电压域比较器不同，VCO 比较器的电 路结构更为简单且其噪声性能更为优越，因此更加
适用于低电源电压的应用中；此外,VCO 比较器的
7
g
(b)电容阵列减小百分比与$的关系
图5 SQNR 及电容阵列减小百分比与g 的关系
非门和
!个级联的延迟单元所组成的环形振荡器、
由两个或非门组成的相位检测单元和快速复位单
元。延迟单元的电路图如图7所示，为了实现噪声 整形后余差电压和输入信号的模拟加法，本设计中
的延迟单元均包含两个输入端，并且其输入管的宽
长比
"/L 相等。当使能信号ACT 为低电压时，比较
器处于复位阶段，输出CN 和CP 均保持低电平o 相反，比较器工作在比较阶段。如果正负端的输入 电压相差较大，比较器可以快速产生输出信号；如
果正负端的输入电压相差得足够小，比较器将经过
多次振荡，直到相位检测单元做出判断。随后比较 器的结果将通过快速复位单元产生RST 信号，RST
信号将使整个比较器复位，从而节省功耗。VCO 比 较器时序分析图如图8所示。
兰
©M
输入参考噪声电压和失调电压会随VCO 比较器中 延迟单元级联个数的增加而减小，因此VCO 比较器 的设计更加灵活[12]"
如图6所示,VCO 比较器包括两个由三输入与
2.2动态放大器
动态放大器是在传统放大器的结构上进行了
动态化的改进。它不再像传统放大器一样不间断地 放大输入信号，而是依靠相位信号周期性地工作，
环形振荡器
图6 VCO 比较器的结构图
rst 冲~\
CP&CN
\1 ~|\
r\
X&Y
9
LJT -1
act -LTpp-Tl 厂厂
图8 VCO 比较器的时序分析图
并且不同于传统放大器的电流控制机制，动态放大
器体现出电荷控制的特点o 本设计中的动态放 大器的电路图如图9所示，动态放大器将下拉负载 替换为电容C l ，输出节点与一个接地的选通开关相
连，两个输入MOS 管的源极经过一个开关接尾电 流源。ENXB 为高时，放大器进行复位，两个输出节
点被下拉至地；ENX 为高时，放大器进入放大相，
上拉的电流通路被接通，由于输入电压的不同，两 条支路开始从尾电流源抽取大小不等的电流值，并 在输出节点产生输出电压差。
动态放大器的增益分析如下：
lw25-126
#D0+
!"lN
t
k
云梦县教育局C l + C p (9)
#D0_
!"
lN
t
C l + C p
t _ △"%+( C l + C p )
(10)
#D0
⑴）
其中，是输出共模电压，C p 表示寄生电容，C l
代表了本级的有效负载以及下一级的输入电容之 和,t 表示放大相的时间，表示pMOS 管的跨导,
#<=表示共模漏电流。由式（9）~（11）可得动态放大器
的增益为：
G"
_ 晋（⑵
由于本设计为了减小功耗以及简化控制时钟 的设计，在进行输入信号采样的同时，也会对整形
后的余差电压进行放大，因此放大相的时间较短。 由式（12）可知，可以通过减小共模漏电流（D0的大小
来提高动态放大器的增益，因此本设计在传统动态
放大器的基础上增加了旁路电流"当旁路开关闭合 时，电流支路会抽取〃2的电流，负载电容的充电
速度被减半，进而等效为整个动态放大器的放大相 时间被延长一倍，提高了开环电压增益。动态放大
器的输出电压分析图如图10所示。
2.3栅压自举采样开关
由于传统单管MOS 开关的信号摆幅受到阈值 电压的限制，因此难以实现轨到轨的输入，并且会
造成谐波失真；而CMOS 传输门虽然通过pMOS 和
nMOS 管的并联增大了输入信号的摆幅，但是其实
际导通电阻难以保持恒定，也会影响采样信号的线
性度。
本设计采用的栅压自举采样开关的电路图如
图11所示。当处为高时，电源对采样电容C j 充电；
当亿为高时，电路对输入电压采样，这时采样开关
的栅源电压等于VDD ，与输入电压大小无关，从而
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议