第二章 8086微处理器
【回顾】 微型计算机及微机系统的组成、结构与工作过程，CPU的基本概念与一般结构。
本讲重点 8086微处理器的一般性能特点，内部编程结构的两大组成部分及在信息处理中的相互协调关系，处理器状态字PSW及各个标志位，8086微机系统的存储器组织。 一、8086微处理器
1．引言
8086微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，都采用16位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的40脚双列直插组件（DIP）中。
2．8086微处理器的一般性能特点：
16位的内部结构，16位双向数据信号线；
20位地址信号线，可寻址1M字节存储单元；
利用第16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口；
中断功能强，可处理内部软件中断和外部中断，中断源可达256个；
单一的＋5V电源，单相时钟5MHz。
另外，Intel公司同期推出的Intel8088微处理器一种准16位微处理器，其内部寄存器，内部操作等均按16位处理器设计，与Intel8088微处理器基本上相同，不同的是其对外的数据线只有8位，目的是为了方便地与8位I/O接口芯片相兼容。 3．8086CPU的编程结构
编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。
如图2－1所示是8086CPU的内部功能结构。
从功能上来看，8086CPU可分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。 (1) 执行部件（EU）
功能：负责指令的执行。
组成：包括①ALU(算术逻辑单元)、②通用寄存器组和③标志寄存器等，主要进行8位及16位的各种运算。
图2-1 8086/8088CPU内部功能结构图
(2) 总线接口部件（BIU）
功能：负责与存储器及I/O接口之间的数据传送操作。具体来看，完成取指令送指令队列，配合执行部件的动作，从内存单元或I/O端口取操作数，或者将操作结果送内存单元或者I/O端口。
组成：它由①段寄存器（DS、CS、ES、SS）、②16位指令指针寄存器IP（指向下一条要取出的指令代码）、③20位地址加法器（用来产生20位地址）和④6字节（8088为4字节）指令队列缓冲器组成。
(3) 8086 BIU的特点
①8086的指令队列分别为6/4个字节，在执行指令的同时，可从内存中取出后续的指令代码，放在指令队列中，可以提高CPU的工作效率。
②地址加法器用来产生20位物理地址。8086可用20位地址寻址1M字节的内存空间，而CPU内部的寄存器都是16 位，因此需要由一个附加的机构来计算出20位的物理地址，这个机构就是20位的地址加法器。
例如：CS＝0FE00H，IP＝0400H，则表示要取指令代码的物理地址为0FE400H。
(4) BIU与EU的动作协调原则：
总线接口部件（BIU）和执行部件（EU）按以下流水线技术原则协调工作，共同完成所要求的信息处理任务：
①每当8086的指令队列中有两个空字节，或BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。
②每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者I／O端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者I／O端口的操作；如果此时BIU正好处于空闲状态，会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中，则BIU将首先完成这个取指令的总线周期，然后再去响应EU发出的访问总线的请求。
③当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。
④在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。
从上述BIU与EU的动作管理原则中，不难看出，它们两者的工作是不同步的，正是这种既相互独立又相互配合的关系，使得8086可以在执行指令的同时，进行取指令代码的操作，也就是说BIU与EU是一种并行工作方式，改变了以往计算机取指令→译码→执行指令的串行工作方式，大大提高了工作效率，这正是8086获得成功的原因之一。
(5) 8086 CPU内部寄存器
8086 内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包括指针寄存器、变址寄存器等。
①通用寄存器
8086 有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数，也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加
器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器在具体使用上有一定的差别，如表2－1所示。
②指针寄存器
系统中有两个16位的指针寄存器SP和BP，其中SP是堆栈指针寄存器，由它和堆栈段寄存器SS一起来确定堆栈在内存中的位置； BP是基数指针寄存器，通常用于存放基地址。
③变址寄存器
系统中有两个16位的变址寄存器SI和DI，其中SI是源变址寄存器，DI是目的变址寄存器，都用于指令的变址寻址方式。
表2-1 内部寄存器主要用途 |
寄存器 | 用 途 |
AX | 字乘法，字除法，字I/O |
AL | 字节乘，字节除，字节I/O，十进制算术运算 |
AH | 字节乘，字节除 |
BX | 转移 |
CX | 串操作，循环次数 | 隐面人
CL | 变量移位，循环控制 |
DX | 字节乘，字节除，间接I/O |
| |
④控制寄存器
IP、标志寄存器是系统中的两个16位控制寄存器，其中IP是指令指针寄存器，用来控制CPU的指令执行顺序，它和代码段寄存器CS一起可以确定当前所要取的指令的内存地址。顺序执行程序时，CPU每取一个指令字节，IP自动加1，指向下一个要读取的字节；当IP单独改变时，会发生段内的程序转移；当CS和IP同时改变时，会产生段间的程序转移。
标志寄存器的内容被称为处理器状态字PSW，用来存放8086 CPU在工作过程中的状态。
⑤段寄存器
系统中共有4个16位段寄存器，即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常CS划定并控制程序区，DS和ES控制数据区，SS控制堆栈区。
(6) 处理器状态字PSW
8086 内部标志寄存器的内容，又称为处理器状态字PSW。其中共有9个标志位，可分成两
类：一类为状态标志，一类为控制标志。其中状态标志表示前一步操作（如加、减等）执行以后，ALU所处的状态，后续操作可以根据这些状态标志进行判断，实现转移；控制标志则可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性。
图2－2 标志寄存器
PSW中各标志位的安排如图2－2所示，这些标志位的含义如下：
①状态标志：6个
✧ CF—进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置1，反之为0。
✧ PF—奇偶标志位，当运算结果的低8位中l的个数为偶数时，则该位置1，反之为0。
✧ AF—半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置1。通常用于对BCD算术运算结果的调整。（例：1101 1000+1010 1110=1 1000 0110其中AF＝1，CF＝1）
✧ ZF—零标志位，运算结果为0时，该标志位置1，否则清0。
✧ SF—符号标志位，当运算结果的最高位为1，该标志位置1，否则清0。即与运算结果的最高位相同。
✧ OF—溢出标志位，OF溢出的判断方法如下：
加法运算：
若两个加数的最高位为0，而和的最高位为1，则产生上溢出；
若两个加数的最高位为1，而和的最高位为0，则产生下溢出；
两个加数的最高位不相同时，不可能产生溢出。
减法运算：
若被减数的最高位为0，减数的最高位为1，而差的最高位为1，则产生上溢出；
若被减数的最高位为1，减数的最高位为0，而差的最高位为0，则产生下溢出；
被减数及减数的最高位相同时，不可能产生溢出。
如果所进行的运算是带符号数的运算，则溢出标志恰好能够反映运算结果是否超出了8位或16位带符号数所能表达的范围，即字节运算大于十127或小于－128时，字运算大于十32767或小于－32768时，该位置1，反之为0。
【例1】
| 0101 | 0100 | 0011 | 1001 |
＋ | 0100 | 0101 | 0110 | 1010 |
| 保障机制 1001 | 1001 | 1010 | 0011 |
| | | | |
CF＝鸟中诸葛0、AF＝1、PF＝1、ZF＝0、SF＝1、OF＝1（两正数相加结果为负）
一般来讲，不是每次运算后所有的标志都改变，只是在某些操作之后，才对其中某个标志
进行检查。
②控制标志：3个
✧ TF—陷阱标志位(单步标志位、跟踪标志)。当该位置1时，将使8086/8088进入单步工作方式，通常用于程序的调试。
✧ IF—中断允许标志位，若该位置1，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断。
✧ DF—方向标志位，若该位置1，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。
二、存储器组织
1. 存储容量
8086有20根地址总线，因此，它可以直接寻址的存储器单元数为220=1Mbyte
2. 物理地址
8086可直接寻址1Mbyte的存储空间，其地址区域为00000H—FFFFFH，与存储单元一一对应的20位地址，我们称之为存储单元的物理地址。
3. 存储器的分段及段地址
由于CPU内部的寄存器都是16co土木位的，为了能够提供20位的物理地址，系统中采用了存储器分段的方法。规定存储器的一个段为64KB，由段寄存器来确定存储单元的段地址，由指令提供该单元相对于相应段起始地址的16位偏移量。
这样，系统的整个存储空间可分为16个互不重叠的逻辑段，如图2-3所示。
存储器的每个段的容量为64KB，并允许在整个存储空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，非常灵活，如图2-4所示。
图2-3 假两性人存储空间段结构 图2-4 分段逻辑结构
4. 偏移地址
偏移地址是某存储单元相对其所在段起始位置的偏移字节数，或简称偏移量。它是一个16位的地址，根据指令的不同，它可以来自于CPU中不同的16位寄存器（北京星兆老年病医院IP、SP、BP、SI、DI、BX等）。
5. 物理地址的形成
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议