【摘要】作为雷达的关键组成部分，雷达信号处理系统对雷达精度起着关键性作用。FPGA技术以其出的优点，已经在雷达信号处理系统中得到越来越广泛的应用。本文主要就基于FPGA的雷达信号处理方法进行探究。 【关键词】何鲁丽同志简历FPGA;DSP;雷达;信号处理
一、引言
经济发展以及军事技术现代化的不断推进对雷达技术提出了更高的要求。目前超大规模集成电路等电子技术的迅速发展和微机计算速度的提升，特别是大规模可编程逻辑器件的不断进步，为雷达信号的处理带来了新的发展机遇。目前不断提高的A/D转换速率对数字信号处理器提出了更高的处理速率要求，而传统的 DSP已经无法满足这种超高速数据流的需要，因此FPGA应用就成为解决这一问题的主要方案。
二、雷达信号处理的主要技术及 FPGA 的特点
雷达的发射机可以把电磁波能量射向某一方向，这些电磁波如果遇到物体就会反射回来，雷达天线可以接收这些反射波并通过相关接收设备进行处理，以提取如距离、速度、方位和高度等相关信息。
目前，通用雷达的信号处理系统主要依靠以下的步骤来进行信号处理：雷达信号转换→信号处理→数据传输→目标显示与控制，这一系列处理过程中涉及到许多重要技术，例如：数据重采样、匹配滤波、恒虚警处理等，这些步骤需要高度复杂的FFT、FIR等运算完成，并且这些运算和步骤的实现都有极高的实时性要求。
上世纪数字逻辑电路的飞跃式发展使设计方法逐渐演变为采用可编程逻辑器件。经过了连续不断的发展和进步，FPGA由可编程的只读存储器已经逐步发展成为可编程的片上系统并实现了多种技术的融合，技术上的进步不仅提高了芯片的性能，同时其工艺和规模也不断扩大，目前已经达到了百万以上的规模。同时技术的进步还进一步提高了它的应用价值，FPGA设计灵活并且具有可移植性，这就使得现场编程成为可能。因此FPGA在很多领域都已经得到了广泛的应用。
由于FPGA技术除了包含了查表、多路复用器、寄存器和存储器以外，还拥有包括乘法
器、加法器以及输入—输出处理等专用电路。因此目前FPGA的数据处理能力已经大幅超越了传统的CPU和DSP，由于其拥有巨大的技术优势因此已经逐渐成为了大数据量处理和高性能数字信号处理领域的关键模块。综上所述，FPGA适合应用于雷达数字信号处理系统。
三、雷达信号的采集分析
阿德勒雷达系统信号采集是雷达工作的重要节点，这一过程中需要对雷达回波产生的模拟信号进行数字化转换和采集，为了雷达达到对模拟信号的数字化的采集，雷达信号采集系统必须设定和处理好采样频率、采样准确度、信息保留、原始信号还原以及同步误差预估与控制等一系列的信号处理问题。由于目前的雷达视频信号是模拟信号，因此要做到对这些视频信号的数字化转换和采集，就需要利用以FPGA 构成电路来进行采样，并将这些原始模拟信号进行模式转换，将其转变为处理系统能够处理的数字信号，转变完成后，将采样得到的数字信号进行回传，回传目标是后面的处理模块，并由其作进一步处理。目前雷达数字信号的采样的方式主要有两种：分别是奈奎斯特采样和过采样。
奈奎斯特采样，当采样频率是被模拟信号最大频率的两倍或两倍以上时，则这些模拟信号
经过采样转换成数字信号后能够保留所有信息，从而通过逆向还原工程就可以得到原始模拟信号。从其工作原理能够设计出不失真的采样频率fs，这一频率为原始模拟信号最大频率两倍，这一频率被称为称为奈奎斯特采样频率。由于一般的模拟信号很难成为理想中的限带信号，因此频谱的混叠现象会经常出现而且不可避免，因此这种采样方法在实际过程中，经常需要在采样前先将模拟信号进行滤波。
四、基于FPGA的雷达信号采集系统设计
（一）FPGA的基本设计及主要结构
基于FPGA的雷达信号处理系统首先由信号采集模块将模拟信号通过A/D变换转换成的数字信号与时序触发脉冲传送给 FPGA，由FPGA对数字信号采集，同时产生相关的控制与地址信号，然后采集到的所有数字信号进行存储，储存时原则是储存到载体桩 FPGA 的出入队列中，各部分之间由通信接口和数字信号处理器进行相互联系和通信。
在设计中，FPGA的主要任务是对雷达的模拟信号进行数字化采集，其具体实现功能来说主要有以下几方面：当采集到的信号被传送到FPGA之后，首先要进行的是杂波处理，这
一步骤的主要内容是恒虚警处理以及同频干扰的消除，待数据杂波处理完毕之后，将其传送到前级RAM财迷微博选择器中，并与方位信号进行融合，然后送至RAM进行数据处理，如果需要处理的数据量十分巨大，则可以考虑采用两个RAM进行操作。这样处理的好处是数据的读写可以互不干扰的同步进行，最大限度的满足雷达对于数据的实时性要求，其各组成模块之间的相互关系如图1所示：
图1 FPGA内部控制模块关系详图
（二）FPGA的内部控制模块设计及主要功能
（1）时钟控制模块
设计中所使用的A/D芯片的采样是在时钟的上沿进行采样，采样时的延迟度为3个时钟，其工作时序及性能参数如图2所示：
图2 AD时序及性能参数图
（2）单元合并模块。在数据采集过程中，采用高采样率的回波信号采集方式可以减小小目
标丢失的几率。但是大量的数据中包含了许多多余的信息，因此需要进行必要的合并以减小后续工作量。因此，在实际设计中可以采用两个存储器，其中第一存储器在时钟的下降沿，并在第二存储器中设置比较器进行比较，并取出较大的数据送到下一级进行处理。其时序关系如图3所示：
图3 数据合并时序图
（3）方位计数模块。方位计数模块利用己倍频的方位增量脉冲为时钟输入，计数器的输出作为方位信号输出，这一信号经过D触发器后送至前级RAM选择器完成于视频信息的融合。其时序分析如图4所示：
图4 方位模块时序图
（4）视频的缓存与转换模块。视频信号经过滤波之后与方位信号进行合并，并在双口的RAM中完成由8位到32位的数据转换。
acei
（5）信号恒虚警模块。在进行CFAR设计时，为了减少计算量，在设计时不对参考单元都进行2N次加法运算，只需要一次运算就可以达到相关要求。这种设计思想在硬件上可以节
李东国约很多相关的运算处理单元，因此可以在最大程度上发挥运算资源的作用。其它的CFAR处理器也可以仿照进行设计。CA-CFAR的设计电路如图5所示：
图5 CA-CFAR电路设计原理图
五、结语
目前，经济发展和国防建设对雷达技术的要求越来越高，其中对于精度的要求是最为迫切的，因此雷达信号信号处理系统技术的提升就显得尤为重要和迫切， 随着我国数字技术的逐步发展成熟，数字技术已经成为雷达信息采集和处理的主要技术。因此本文所做的基于FPGA 的雷达信号处理的方法的研究具有重要的意义。
参考文献
[1]李雷，齐精兵.基于FPGA的雷达信号处理方法探究[J].中国新通信，2013（15）.
[2]王莲荣，马妍，王萍，张继红.基于FPGA的雷达信号模拟[J].海军航空工程学院学报，2012（03）.
[3]霍志，谢启友，郭靖，刁节涛.一种基于FPGA的雷达数字信号处理机设计与实现[J].现代电子技术，2012（01）.
[4]闫大伟，吴军，向建军.基于FPGA+DSP的雷达信号处理模块的设计[J].电子技术应用，2010（09）.
[5]张国兵，赵严冰.基于FPGA的雷达回波信号设计与实现[J].雷达科学与技术，2010（01）.
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议