王浩，李琛，李侠，陈强，罗志男，刘亚旋
无锡华润上华科技有限公司上海分公司
二乙二醇二丁醚
摘要：ADC是信号处理系统的核心敏感器件，其测量精度直接影响信号系统的准确性。ΔΣADC相较传统的奈奎斯特ADC，通过噪声整形及过采样技术可以有效地获取极高的分辨精度。对于大部分测量类传感器应用，其信号频带接近于DC，所以低阶高过采样率调制器是最适用的一种解决方案。本文基于一款二阶ΔΣ调制器（MOD2）的设计，从系统建模到电路设计再到最终的流片测试均给出了详细数据。 关键词：微机电系统；模数转换器；ΔΣ调制器；噪声传输函数；有效分辨率；无噪声分辨率
Design and Test of a20bit Noise-Free Resolution ADC
WANG Hao,LI Chen,LI Xia,CHEN Qiang,LUO Zhi-nan,LIU Ya-xuan
Shanghai Branch,CSMC technologies Corporation
Abstract:ADC is the core sensitive component of the signal processing system,its measurement accuracy directly af-fects the accuracy of the signal system.Compared with traditional Nyquist ADCs,ΔΣADCs can effectively obtain extremely high resolution through noise shaping and oversampling techniques.For most measurement sensor applica-tions,the signal frequency band is close to DC,so a low-order high oversampling rate modulator is the most suitable solution.This paper describes a second orderΔΣModulator（MOD2）design,from system modeling to the circuit de-sign and final silicon test are given in detail.
Keywords:MEMS;ADC;ΔΣmodulator（DSM）;NTF;EB（Effective Bit）;NRB（Noise Free Bit）
0概述
基于5G 、人工智能、物联网、汽车电子等新兴应用，MEMS 传感器越来越广泛地应用于生活各个领域，随之高性能模数转换器ADC 的需求也大幅增加，市场预计到2022年，全球ADC 芯片市场规模可达748亿美元，前景非常可观。
由于MEMS 传感器输出都是温度、
压力、位移、图像等模拟信号，为识别和处理这些信号，必须首先将这些模拟信号转换成数字信号，这就需要包含模数转换器ADC 在内的高性能模拟前端芯片。而模数转换器ADC 无疑决定了模拟前端处理AFE 芯片的性能好坏[1]。
大多数MEMS 信号链处理芯片采用如图1所示的经典信号调理电路，首先通过高性能低噪放大器将微弱的传感器信号放大后送到高精度ADC 转换为数字信号，再进一步由数字电路进行校准转换后通过I2C 、OWI 等数字接口输出，根据应用不同，也可以在DSP 之后增加一个DAC 提供模拟输出。
从ASIC 系统原理图可以看出，高精度模数转换器（ADC ）作为其核心器件，是系统设计的重中之重。本文尝试从系统建模，电路设计到测试验证几个方面对高精度ADC 进行一个介绍和总结。
1系统建模
对于大部分MEMS 传感器应用，
其信号频带接近于DC ，所以低阶高过采样率调制器是最适用的一种解决方案。得益于高过采样（OSR>1024），在极低
东风烈信号频带之内，DSM 的精度几乎与NTF 的阶数无关，而受限于DSM 及参考电源本身的低频1/F 噪声，所以本设计采用成熟的CIFB （级联积分器反馈）结构MOD2以简化设计，设计重点更多的放在了电路器件的低频1/F 噪声优化上[2]。
1.1传输函数
如上所述，传输函数的设计根据系统要求，主要考量是尽量减小电路成本，所以采用两阶级联积分器反馈（CIFB ）结构，同时使用较大的反馈系数且不对零点进行优化如下：
信号传输函数STF=0.25Z
Z 2
-1.5Z+0.75()
噪声传输函数NTF=
Z-1()
2
Z 2-1.5Z+0.75()
通过Matlab 软件，可以方便地得到调制器MOD2的零极点分布及频率响应如图2。
通过delta-sigma toolbox 工具，可以看出
此传输
函数对正弦波采样调制后的
输出如图3所示。
通常数字滤波器会采
用N+1阶设计（比DSM
图1MEMS 信号调理电路ASIC
图3MOD2传输函数时域及频域特性
高一阶）以保障性能，本设计得益于高过采样率，只需要在调制器MOD2之后增加一个简单的一阶SINC 低通滤波器（推荐使用HANN 或FLATTOP 窗），就可以有效地滤除掉高频噪声。
1.2噪声考量
如图4，ADC 的噪声源主要来自以下几个方面：
ADC 动态特性可用SINAD 表达如下式：
1.2.1调制器固有量化噪声
MOD2可以通过公式SQNR ≈15M 2OSR ()5
2π
4
来
计算量化噪声。
可以看出，对于MOD2，理论上通过增加过采样率可以获取任意精度。对于DC 信号测量应用，其量化噪声可以参考表1。
值得注意的是，对于低频应用，16位以上的高精度调制器的分辨率更多的取决于电路本身器件低频噪声。
1.2.2放大器噪声
调制器第一级积分器的闪烁1/f 噪声及热噪声是系统性能好坏的关键，在接近DC 的低频频带之内，主导的1/f 噪声可以用以下公式来进行设计：
Ein=
V 2
ƒn ׃n ×lnfgd
ƒh ƒl ()
√
放大器1/f 噪声可以通过斩波调制的方式或增大器件面积来满足系统要求，值得注意的是斩波时钟与调制器主时钟有相关性，
需精心设计时序。1.2.3参考电源VREF 噪声沈丕安
信号链系统里不相关的噪声可以用以下公式来计算：
E N_total =E N12GRAPHICALABSTRACT
+E N2
2
√参考电源的缓冲器（BUFFER ）为调制器提供稳
定的电压输出。在高精度ADC 设计
（ENOB>16位）中，VREF 作为DAC 的输出直接送到ADC 的输入端，其噪声水平通常成为系统性能的瓶颈。需要采用斩波稳定（CHS ）及低通滤波器等技术抑制低频噪声。
1.2.4电容KT/C 噪声
调制器MOD2的采样电容及参考电源电路中
电容的热噪声可以用公式e 2
T =1OSR ·KT C
来计算，
可以看出，在高过采样率（OSR>256）的情况下，单位电容大于0.5pf 即可满足100dB 信噪比的设计需求。
1.2.5时钟抖动噪声及其它误差
对于高速ADC 及连续性ΔΣ调制器（CT-DSM ），采样时钟抖动（jitter ）会带来显著的孔径误差（aperture error ），但对于低速的开关电容型调制器（SC-DSM ），时钟抖动的影响可忽略不计。此外对于DC 测量
应
用，THD 等因素
也可以忽略。
1.3Simulink 建模
设计完调制器的传输函数之后，通过Matlab 的Simulink 进行建模如图5所示。
图4ADC 主要噪声源考量
表1MOD2量化噪声对照表
本模型重点工作是根据实际放大器及VREF 电路的噪声特性，分别在第一级积分器及DAC 的输出（对单比特量化器而言，
其输出噪声取决于VREF 电路噪声性能）增加对应的噪声源
（如图6所示）。可以看出第一级积分器噪声及VREF 的噪声对ADC 性能有显著影响。
2电路设计
本电路采用了标准的TOP-DOWN 设计流程，在使用Matlab 完成了系统级的设计之后，再通过Verilog-A 语言编写了理想的差分放大器、开关器件，并由这些理想器件搭建了行为级（behavior ）电路，通过行为级整体仿真，确定了关键模块如积分器的设计指标。
最后使用Cadence 公司的ADE 工具搭建实际
调制器电路如图7所示。
采用200K 时钟，使用Spectre 加入transient noise 选项，对调制器仿真波形如图8所示。
通过对数据进行采点进行FFT 分析
（BW=200K /2/OSR=100Hz ），得到调制器的动态特性如图9所示。
3流片验证
本文ADC 在上华CSMC 0.153um EN 平台采用1P4M 流片，仅需19
层MASK ，面积为380*220um 2，IP 版图如图10
所示，成本相较其它工艺
平台有显著优势。
图5带噪声MOD2的Simulink 模型
图6MOD2主要噪声源对性能的影响
图7MOD2电路原理图
图8MOD2的时域仿真波形
图9MOD2仿真时域及频域特性
图10MOD2版图
3.1动态测试
动态测试使用A33522（Agilent 16bit AWG ）作为信号源，首先对信号源特性进行初步评估，本文采用NC300A （概伦电子噪声分析系统）对A33522噪声进行评估如图11、12所示。
由此可以看出信号源A33522在不同设置下，低频输出噪声差异较大，在100Hz 以内的低频范围，最佳设置为Ain=100mV ，Fin=1KHz 。
将上述模拟信号送至ADC ，以200K 时钟采样1M 点PDM 数据后做FFT 处理得到频谱如图13。
可见500Hz 以内低频频带已近似平坦（约-110dB ），换言之该频带内信号品质已与DSM 的噪声传输函数特性无关，主要受限于ADC 和电源本身的器件1/F 噪声及信号源低频噪声水平。
采用HANN 窗对原始输出PDM 进行滤波后，使用NI 的Wavevision 软件进行动态性能评估。因信号源16位性能限制，ADC 的测试信噪比上限约为
93dB 。图14为MOD2动态特性测试数据。
3.2静态测试
静态测试将
调制器正负输入端短接至大地，目的在于测
量调制器的噪底大小，
编图12A33522不同输出频率的噪声特性
图11A33522不同输出幅度的噪声特性
图13MOD2PSD 噪声谱特性图14MOD2动态特性测试数据三元催化剂
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议