第10卷 第19期 2010年7月1671-1815(2010)19-4793-04
科 学 技 术 与 工 程
Sc i e nce T echno l ogy and Eng ineer i ng
V o l
110 N o 119 July 2010Z 2010 Sci 1T ech 1Engng 1
陈伯俊 周俊敏 马军勇
1
(周口师范学院物理与电子信息工程系，周口466001；中国科学院西安光学精密机械研究所，西安710119)
血管胸
摘 要 高功率Z-pi nch 实验采用多路并联的方式来满足其负载对电流的需求，为了实现脉冲功率的有效叠加，要求在满足稳定性的前提下，对每一路脉冲功率系统的运行时序精确控制。高精度多路同步脉
冲产生系统针对这一问题，通过对时序逻辑的精确分析，巧妙地运用FPGA 技术，使得其数字脉冲延时体系在提供16路触发信号与16路指令信号的同时，仍能稳定工作在200MH z 时钟下，不但很好地满足了不同的实验要求，而且保证了系统的稳定性，提高了系统精度。关键词 FPGA 同步脉冲产生系统 时序控制
中图法分类号 TN 786.2; 文献标志码
A福州二中
2010年3月15日收到
第一作者简介：陈伯俊(1965))，河南省周口市人，讲师，研究方向：物理与电子信息
高功率Z -pi n ch 装置采用4MV 激光触发多级多通道开关来实现系统的主同步控制
[1]
。高精度
多路脉冲产生系统可产生多路延时可调脉冲，通过精密控制多个激光器氙灯和Q 开关的触发时刻，消除了各开关通路间的时间差，保证了系统各通道在触发时间上的严格一致性，满足了Z -pinch 装置对多路同步性的要求。
系统开关采用等离子体电极电光开关，要求驱动脉冲的延时范围为50ns )500L s 可调，延时精度为10ns ，延时步进为10ns [2]
。高精度多路同步脉冲产生系统采用FPGA 技术，产生的脉冲宽度最大可以达到42.9s ，脉冲延时精度为5ns ，延时步进为5ns ，完全满足系统要求，为实验的可靠性与稳定性提供了保障。
现有文献中对高精度同步脉冲产生系统的研究不多，尤其很少涉及对提高数字延时精度的研究。本文通过对时序电路的仔细分析，巧妙的设计数字逻辑结构，使一般只能在80MH z 时钟下输出4路的数字延时系统
[3)5]
，可以在200MH z 时钟下稳
定工作，并且可同时送出16路触发信号与16路指
令信号，极大地提高了系统精度和触发能力。
1 总体结构
高精度多路同步脉冲系统由上位机，通讯控制模块，触发系统,FPGA 控制芯片，幅度调节模块五部分组成，其系统结构如图1
所示。
图1 系统结构框图
上位机用来设置系统参数，包括通道的使能与关断，信号的正负逻辑选择，输出脉冲的延时时间，脉冲的宽度调制等。根据实验要求的不同，对系统参数进行不同的设置。通讯控制模块在单片机AT89C52的控制下，将网口信号转换成串口信号，把从上位机收到的数据送入FPGA 。系统的触发信号由同步触发组和控制指令组两部分组成，每组触
发信号都可根据需要，选择为光触发或者是电触发。FPGA 芯片采用A ltera 公司Cyc l o ne 系列的EP1C6T144C8，芯片被触发以后，按照设计的逻辑时序输出不同延时的脉冲信号，经过幅度调节模块的作用，最终得到满足实验要求的高精度同步脉冲。
2 FPGA 延时控制系统的设计
FPGA 芯片具有速度快、资源丰富以及封装小、功耗小的特点，因此基于FPGA 的设计方法实时性好，设计灵活，集成度高。用FPGA 完成时序逻辑的控制，克服了普通传输模块速度无法匹配的缺点，提高了整个系统的速度和精度。2.1 锁相环倍频电路
锁相环路是一种反馈控制电路，简称锁相环(PLL)。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。输出信号频率比晶振信号频率大的称为锁相倍频器电路，图2为锁相环倍频原理图。其中f 0为输出频率,f 1为输入频率,0<N <1
。
图2 锁相环倍频原理图
在现代电子技术中，利用锁相环倍频合成技术，可以获得多频率、高稳定的振荡信号输出。本系统采用Cyclone 芯片中锁相环集成模块，外部采用20MH z 高稳有源晶体振荡器，实现200MH z 以及50MH z 两路时钟输出。其中200MH z 时钟作为延时系统的主时钟，保证5ns 的时间分辨率。由于脉宽调制对调节精度要求不高，用50MH z 输出作为其触发时钟，在满足同步精度的前提下，尽可能地降低工作频率与资源占用。图3为FPGA 中锁相
环模块。
图3 FPGA 锁相环模块
2.2 触发微分电路设计世纪之星机箱
触发信号具有一定的随机性，且脉冲宽度一般为时钟宽度的几十倍，上百倍。这种情况很容易引起系统的多次触发，扰乱电路输出，严重影响了系统的稳定性。
触发微分电路巧妙运用D 触发器的工作原理，实现了对触发信号的实时同步处理，其结构如图4所示。两个D 触发器的输入相差一个时钟周期，第二个触发器的输出经过一个非门后与第一个触发器的输出进行逻辑/与0操作，最后得到的脉冲只有一个时钟周期的宽度，且与时钟同步。这样的信号去触发电路，减小了因为触发信号的不确定性而带来的输出晃动，很好地保证了系统的稳定性和可靠性。图5为微分电路信号仿真波形。从图中我们可以看到，无论脉宽为多少的触发信号，经过微分处理后，信号脉冲宽度都为5ns
。
罗山车祸图4
微分电路原理图
图5 微分电路仿真波形4794科 学 技 术 与 工 程10卷
2.3 计数延时电路的设计
在数字延时电路中，时钟频率越高，则延时精度就越高。但是随着频率的增加，时钟的带负载能力也明显降低，尤其是在高频时钟下，复杂的逻辑模块运行将受到时序的限制。因此，如何精确分析系统
时序，合理优化逻辑结构，是提高系统时钟频率的关键。下面通过一路延时脉冲的产生来对本系统的设计进行说明。
设计的核心思想是通过比较器来产生脉冲，比较器的一路数据来自上位机的设定，另一路数据来自计数器，当两路数据相等时，输出信号脉冲。系统采用32位宽度计数器模块，模块只保留时钟输入端和数据输出端。计数器在200MH z 时钟的作用下，从0到4294967295循环计数。经过微分处理的触发信号连接到数据锁存器的使能端，锁存器的数据端连接计数器的输出。因为触发信号只有一个时钟脉冲宽度，所以锁存器只在触发脉冲到来的那一个时钟周期有效，即触发信号锁存了当前计数器的数据输出。以此数据为基点，加上上位机设置的通道延时时间，作为比较器的一个数据输入。计数器继续计数，当经过设定的延时时间后，比较器两组输入数据相等，输出延时脉冲信号。其结构如图6
所示。
图6 计数延时电路
实验操作中，发现当锁存数据加上延时数据发生溢出时，则会出现不确定状态，影响系统的稳定性，所以对以上系统的数据锁存部分进行了改进。在满足时钟频率的情况下，将计数器增加异步清零端，触发信号到来时先将计数器清零，再使锁存器使能。因为计数器清零，再从零开始计数，需要两个时钟周期，所以将触发信号经过D 触发器延时一个时钟周期后再使能锁存器，这样锁存的数据刚好
为计数零的开始。经过改进的系统，很好地消除了
置数溢出的影响，提高了系统的稳定性。改进后的结构如图7所示。
图7 改进型延时电路
图8 系统固有延时输出
图9 两路同步触发组脉冲输出
479519期陈伯俊，等：基于FPGA 的高精度多路同步脉冲产生系统研究
3实验结果与分析
实验中，利用随机电信号对系统进行触发，用Ag ilent DSO5052A示波器进行波形采集，得到图8为触发信号与延时为125ns的脉冲波形输出。其中输出波形脉宽为500ns，触发信号宽度为1m s，脉冲幅度为5V。
图9为指令组的输出信号，两路脉冲输出延时差设定为2.3L s，脉冲宽度设定为3L s。触发信号脉宽为1m s。
实验结果表明，本文的设计方法是完全切实可行的。一般数字电路设计，都受高频时钟的限制，尤其对低端FPGA，当时钟在100MH z以上时，其带负载能力明显降低，特别是一些复杂的逻辑模块，都会因为时序受到限制而无法正常运行。本文的设计避开复杂的逻辑电路，从逻辑结构入手，巧妙地利用逻辑关系，精确地分析逻辑时序，使低端FP-GA在200MH z的高频时钟下稳定工作，在满足实验要求的前提下，极大地降低了工程的设计难度与成本。
4结束语
本文以FPGA为基础，完成了多路脉冲产生系统的设计与实现，不但可以满足多路通道的同步触发，而且具有良好的稳定性。对于保证输出信号在时间上的高度一致性具有一定的实际意义。
参考文献
1李洪涛，王玉娟，丰树平，等.4M V激光触发多级多通道开关特性.强激光与粒子束,2007;19(11):1923)1926
2高平，代刚，郭玉山，等.多路纳秒延时同步脉冲的产生与传输.信息与电子工程,2007;5(2):123)125
3陈克难，邓君，潘云.基于精度延时技术的脉冲同步机研制.
核电子学与探测技术,2006;26(6):966)968
4张锋，欧阳娴，刘百玉，等.用于超短激光脉冲技术的高精度数字同步机的研究.电子器件,2007;30(6):2288)2290
5蒋军敏，刘进之，刘百玉，等.用与激光打靶装置中的新型同步系统的研究.光子学报,2002;31(3):381)383
The Research of Synchronizati on Pulse
钢铁冶金设备维护G eneration Syste m w ith M ult-i channel and H i gh-precisi on Based on FPGA
C H E N Bo-jun,Z HOU Jun-m i n,MA Jun-yong1
(D ept.ofPhysics and E lectron ic Eng i neeri ng,Zhouk ou Nor m alUn ivers it y,Zh oukou466001,P.R.Ch i na;
X i.an Instit u t e of Opti cs and M echan ics of CAS1,X i.an710119,P.R.Ch i n a)烯碳新材
[A bstract]H i g h-po w er Z-p i n ch experi m ents use m ult-i channe l circuits i n para llelw ay to m eet the de m and o f t h e load on curren.t In order to ach i e ve an effective superposition of the pulsed pow er.A accuracy control is need to t h e ti m i n g of each pulsed pow er syste m under the
stab ility requ ire m ents.Synchronization pulse generation syste m w ith m ult-i channe l and high-precisi o n helps to so l v e this proble m.Th is syste m w as desi g ned through the accurate analy-sis o f sequential l o g ic and the ingenious usage of FPGA,so that it can w ork stab ility in the clock o f200MH z when it prov ides16trigger si g nals and16co mm and si g na ls at the sa m e ti m e.This design not only w ellm eet the require-m ents o f d ifferent experi m ents,but a lso ensure the stab ility o f the syste m,and i m prove the accuracy,too.
[Key words]FPGA synchronization pu lse generati o n syste m ti m i n g contro l
4796科学技术与工程10卷
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议