孟晶;俞能杰
【摘 要】Resonance is a major problem of power integrity. If the resonance amplitude between PCB power planes is too large,it may cause PDS work abnormal,even cause the power planes to become EMI emitter,so in the detailed PCB design stage,simulation analysis of resonance and eliminating resonance are needed for improving the success rate of the design. To eliminate resonance,first,the SIWAVE is used to simulate and analyze the resonance between the power planes to find the reso-nance point,and then the decoupling capacitor is selected and layouted reasonably,so as to eliminate the influence caused by the resonance below 400 MHz frequency,and eliminate the influence caused by the resonance above 400 MHz frequency by ad-justing the PCB overlayers and the space between overlayers. Based on engineering experience,a rapid calculation method to es-timate the value of the decoupling capacitors was achieved. Its correctness was proved with simulation analysis on example.%谐振是电源完整性一大问题，PCB电源平面间谐振振 幅过大，会导致电源分配系统（PDS）工作异常，甚至成为EMI辐射源，故在PCB详细设计阶段需开展谐振仿真分析并消除谐振，从而提高设计成功率。为消除谐振，首先利用SI-WAVE软件对电源地平面间谐振情况进行仿真分析，出谐振点，然后合理选用布局去耦电容，消除400 MHz以下频段谐振影响。通过调整PCB叠层及层间距消除400 MHz以上频段谐振影响。通过实例仿真分析，依据工程经验，实现了快速估算去耦电容的计算方法，并证明了其正确性。 【期刊名称】2015北京高考英语《现代电子技术》
【年(卷),期】2014(000)010
【总页数】4页(P144-146,149)
【关键词】电源完整性;谐振;SIWAVE仿真分析;去耦电容
【作 者】飞鸽传书2009孟晶;俞能杰
【作者单位】航天恒星科技有限公司，北京 100086;航天恒星科技有限公司，北京 100086
【正文语种】中 文
【中图分类】TN710-34
随着微电子技术的不断发展，更多功能的模拟和数字电路被制作或集成到单个芯片中[1]。当大量高速开关器件同时快速切换状态时，就会产生电源噪声，干扰周围的高速信号，并且由于噪声容限变小，严重时，可引发芯片的误动作，造成不利影响。因此对电源完整性的研究显得越来越重要[2⁃3]。
作为电源完整性的一大问题，谐振是指能量被夹在两个平行板（power and ground plane）之间，因原始信号与其反射信号同相（phase add）而形成共振腔效应。在中低频时，电源地平面对可当作一个理想电容来看待，其ESR和ESL都很小，在频率达到某一个高频段时，电源地平面间变成了一个谐振腔，等效为RLC串并联电路，在谐振频率点附近，平面对地阻抗变得很大，从而引发电源完整性问题[4]。
若谐振落在了设计关注的频段内，带来的问题，需要从三方面来分析：一方面谐振过大，在谐振点处电源波动过大，稳压电源芯片VRM无法实时响应负载对于电流需求的快速变化，
会出现电源跌落，从而产生电源噪声[5]；第二方面在谐振点处，电源表现的高阻抗，使的部分噪声和信号能量无法在电源分配系统（PDS）中到回流路径，最终会从PCB板辐射出去，造成EMI问题[6]；最后一个方面，若谐振点与板上器件工作频率相同，将引起共振。无论哪种情况发生，都将导致板卡性能下降，甚至设计失败，从而延长设计周期和增加设计成本。因而，为了将问题控制在设计初期，需要在进行PCB设计时开展谐振仿真分析，及时发现存在问题，通过计算，并利用仿真工具优化设计。
当前，电源完整性谐振问题主要通过两个途径解决，即安装去耦电容和优化PCB的叠层设计及布局布线。在高速系统工作速率低于400 MHz时，在恰当位置安装合适的去耦电容，有助于减小电源完整性问题；当系统速率更高时，去耦电容作用减小。这时，只有通过优化PCB层间距设计及布局布线，降低电源电压，以及适当匹配，降低反射等办法解决电源完整性问题[7]。之所以是400 MHz，是由于受限于去耦电容能力，众所周知，理想电容实际上是不存在的（在极低频情况下，才将电容看作理想电容），实际电容总会存在一些寄生参数，在高频情况下，其ESL、ESR参数将极其重要。一个电容器可用一个等效串联电路来表示[8]，如图1所示。
由图1可知，电容除了自身容值C外，既有代表其损耗的等效电阻R（ESR），又有代表其固有电感的L（ESL），其实际阻抗如公式（1）所示：
由于电感存在，限制了电容的上限频率，主流厂商如AVX，MuRata等的通用电容产品，谐振频率最大不过百兆赫兹，电装到板卡后，同样会引进寄生电感，寄生电阻，而寄生电感的存在会进一步使电容谐振频率变低，所以当板卡上谐振达到400 MHz甚至以上时，已无法通过选用合适的去耦电容来消除谐振。
SIWAVE是Ansoft公司提供的一个精确的整板级电磁场全波分析工具，它采用三维电磁场全波方法分析整个封装的全波效应，可仿真整个电源和地结构的谐振频率[9]。
为得到整板谐振情况，在完成PCB布局、电源及地层布局布线后，导入到仿真软件，进行PCB有效性检查，设置制板参数，即各平面厚度和介质厚度，阻感容RLC校正后，即可开始谐振仿真，仿真分析第一步需要选择扫频范围，扫频范围即设计关注的频段，即当该频段范围内出现谐振将影响电源完整性，这与具体设计有关，本文以一个12层的基带板为例开展谐振仿真分析，导入工程图如图2所示。
手拉手团购网
完成检查、设置工作后，开始谐振分析，本板设置扫频范围为1～600 MHz，这与本板设计有关，1 MHz以下为电源设计保障，本板电源器件VRM开关频率为900 kHz，在电源滤波设计时，已选取恰当去耦电容[10]对电源进行补偿，而板上各接口间信号速率含50 MHz，100 MHz，器件主频包含120 MHz和600 MHz，故本板关注600 MHz以下谐振情况。
通过软件仿真计算，发现电源地平面间100 MHz左右和600 MHz左右分别在FPGA和DSP附近产生明显谐振，仿真谐振图如图3和图4所示。
通过仿真发现，在关注的频段范围内产生了明显谐振，这说明在谐振点处电源PDN阻抗较大，将带来电源完整性问题。
为消除板上FPGA端100 MHz谐振，我们需要在谐振点处均匀并联上2～3个去耦电容（谐振区不是很大）。依据式（1），为得到最小的平面阻抗，需保证平面间容抗相等，即在100 MHz下，从而得出，想要计算实际去耦电容值，既要考虑ESL又要考虑板上寄生参数影响，即，为便于计算，本文根据主流厂商电子手册及经验列出了常用封装电容的ESL估算值，见表1。
精确值可通过查阅所选器件厂商技术手册。PCB寄生参数估算值可用式（2）得到：
自应力混凝土式中：L单位为H；h为安装电容过孔长度（实际等于板厚），d为孔径，单位均为inch。
假设欲选用0402封装的电容进行去耦，引入过孔孔径为12 mil（0.012 inch），长度为2 mm（0.078 72 inch），依据表1及式（2），计算得出需求电容值：
将两只0.1 μF的电容布于谐振点处，得到仿真结果如图5所示，结果表明谐振消除。
廖满嫦针对600 MHz频率谐振较严重点，通过调整PCB叠层及层间距，仿真结果如图6所示，表明措施有效。
谐振问题是电源完整性的一大问题，在高速PCB设计中需在设计初期对其进行控制。不同频段的谐振有不同的处理方法。针对400 MHz以下频段，通过合理选用布局去耦电容，达到消除谐振的目的；而针对400 MHz以上频段，通过调整PCB叠层及层间距可达到同样目的。本文依据工程经验，实现了快速估算去耦电容的计算方法，并通过实例仿真分析，证明了其正确性。
俞能杰（1980—），男，高级工程师，工学硕士。航天恒星科技有限公司导航领域副总工程师，从事导航产品总体设计工作。
【相关文献】
[1]SRIDHARAN V，SWAMINATHAN M，BANDYOPADHYAY T.Enhancing signal and power integrity using double sided sili⁃con interposer[J].IEEE Microwave and Wireless Components Letters，2011，21（11）：598⁃600.
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议