清华大学电子工程系 李莉金 梅顺良
摘要：数字直放站采用数字中频处理技术方式并通过光纤实现远距离信号传输, 此对系统中的锁相源的相位噪声提出了很高的要求。小数分频锁相源相对整数分频锁相源的最大优势就是相位噪声性能好, 能满足系统的要求。但是，由此而导致其他一些指标性能的下降，如杂散问题即是其中比较突出的难点之一，此文即是在此基础上提出了解决数字直放站锁相源杂散问题的一些方法。 关键词: 直放站；小数分频；杂散
中图分类号：TN8
文献标识码：B
Spurious Emissions Solution Plans Of Phase-Locked Source in digital repeater Electronic engineering department, Qinghua University Li Lijin,Mei Shunliang Abstract : In digital repeater, the application of digital intermediate frequency technology and realization of optical fiber transmission for distance will require for little Phase Noise of Phase-Locked Source. Compare to Integral Frequency, the virtue of Fractional-N Frequency is little Phase Noise. But that will debase other capabilities,for example the spu
rious emissions is just one of the difficuties. This article introduces some methods of spurious emissions Analysis.
Keywords: Repeater； Fractional-N Frequency；Spurious Emissions
引言 直放站在移动通信覆盖领域发挥着重要的作用，传统的直放站采用的是模拟信号的方式。近年来，直放站开始采用数字处理技术方式对射频信号进行优化处理，再转化为数字信号并进行长距离传输，大大提高了信号的传输效率和覆盖范围，成为直放站技术发展的一个新亮点。在处理射频信号过程中，对直放站本身的相位噪声性能提出了更高的要求。因此，作为数字直放站的锁相源必须具有良好的相位噪声性能。为满足此要求，数字直放站中的锁相源一般采用小数分频锁相技术。但是，由此也而导致了其他一些性能指标的恶化，例如，杂散信号的增加。因此，在小数分频锁相源中，杂散问题是要重点解决的难点之一。本文针对数字直放站系统中小数分频锁相源设计过程中杂散问题的出现及解决过程提出了以下的一些具体看法，以供参考(鉴相器采用AD公司的ADF4154)： 杂散的来源主要有四个方面：鉴相泄漏杂散，分数杂散，参考杂散以及电源引入杂散。下面举例说明.
一. 鉴相杂散
鉴相杂散主要有两种：鉴相泄漏杂散，脉冲杂散。杂散的频偏即为鉴相频率。
1.鉴相泄漏杂散：
当环路锁定时，电荷泵呈现tri-state状态，理想电流值应为0，然而由于电荷泵的很小的泄漏电流（如100nA），其周期为T=1/fPFD，为了满足电流的平均电流为零的条件，会出现一个脉冲宽度很短的相反流向的电流。由于脉冲的周期性，会在VCO的输出中有偏离载波fPFD及n*fPFD的杂散。
2.脉冲杂散
在经典的PLL设计中，参考杂散的模型分析完全是基于泄漏电流的，对于老的PLL，泄漏电流在µA量级，能够对参考杂散作出合理的推算。但是现代的PLL芯片其泄漏电流为1nA 或更少。因此，其他的因素如脉冲杂散变成为杂散的主要原因。
二. 分数杂散
1.主分数杂散
由小数分频的原理我们知道，分频器有一部分时间是N 分频，有一部分时间是N＋1次分频，总体的平均效果便产生了分数分频。
利用下面的关系式来描述： MOD f f MOD
F MOD INT F INT MOD
F
INT N f N f PFD
RES PFD
out =−•+•+=+
==)()1(* 但是，由于脉冲吞噬了输出信号产生了的一个频率为MOD
f PFD 的寄生频点，此即为分数杂散，所以分数杂散出现的频偏为fRES 和n*fRES。
2. 子分数杂散
存在一类杂散，偏离载波更近，更不易被环路滤波器滤除。当MOD 能被2整除，则会出现2RES f 的杂散，同理，MOD 能被 k 整除，则会出现k
f RES
的杂散。
例子: 对于小数分频锁相源，f REF =12.8MHz，f out =1940MHz，f RES =200kHz
那么，MOD=f PFD /f RES =f REF /f RES =12.8MHz/200kHz=64，
分频比N=INT+FRAC/MOD=151+36/64
这里的鉴相频率即参考频率，所以鉴相泄漏为12.8MHz；
陕西电视台购物频道>光棍儿电影下载
分数杂散出现在步进及其谐波的频点，200kHz，400kHz…
而且，还可能出现小于步进的分数杂散，如100kHz，及其谐波。
三. 参考杂散
山西卫视小郭跑腿
作为参考源的晶振频率或经过分频器分频后输出的频率对鉴相频率产生一定干扰，影响鉴相电流输出, 从而增加了一定的附加杂散.
四. 电源引入杂散
由电源纹波所引入的低频杂散调制到输出频点附近，形成低频杂散。
通过分析与实验发现可以通过下列的方法来改善杂散性能指标：
一. 对于相隔主信号比较远的杂散和谐波，锁相环的最后输出端增加一级射频滤波器可以滤除杂散。这些杂散可能来自于其他射频信号的耦合，如同一块PCB 板中有多个PLL，则
各个PLL之间输出频率就可能会相互耦合。
二. 尽量减小鉴相泄露电流以降低鉴相杂散，一方面可以通过软件设置，另方面也可以通过改变连接电荷泵的对地阻抗的阻值，使鉴相泄露电流保持在较低状态，从而改善鉴相杂散输出.
三. 对于分数杂散，可以通过调整环路带宽得到一定改善。
在AD公司提供的ADF4154的测试电路板中，其相应的调测软件中提供了LCD (Lowest Common Deno微型红外摄像机
腹壁反射minator)的选项以供用户参考，通过软件分析可以试验改变分频系数中MOD的值，以使环路滤波器对杂散起到一定的抑制作用。
例子: PFD = 10MHz，环路带宽fc = 20kHz ，对于输出2002MHz的频点，N=200.2： A．如果Mod = 400 => fRES = 25kHz，小数部分为： F=80/400，则分数杂散出现在PFD/MOD=10MHz/400 = 25kHz，则20kHz的环路滤波器对此杂散衰减较小。
B．如果Mod =5 => fRES = 2MHz，小数部分为： F=1/5，则分数杂散出现在PFD/MOD=10MHz/5= 2MHz，20kHz的环路滤波器对对此杂散衰减较大。
所以LCD模式能改善杂散。
四. 参考杂散的抑制可以通过在参考信号输入端加适当的匹配电容改善，减少低频信号耦合，当然首先要考虑输入功率的稳定性。
五. 在选定参考信号、鉴相器以及VCO的前提下，那么环路滤波器的设计对信号的指标就起着关键的作用。在鉴相步进较窄情况下通用的环路滤波器为无源三阶环，在滤波器后加一个1μH的电感以防止其它高频信号的串扰。
环路滤波器
如上图所示, 环路的设计过程中，在环路滤波器与VCO之间加一个L1＝1uH电感，通过ADS软件的仿真，L1对环路滤波器的滤波特性在f<50MHz范围内没有任何影响，但在f>50MHz，与未加L1相比，抑制更深，如在f＝100MHz时，抑制多了20dB；f=200MHz，抑制多了30dB。 所以对于来自芯片的频偏f>50MHz的杂散，电感L1有很好的抑制作用。
六. 电源滤波
电源的滤波作用在PLL的设计中显得非常重要，通常采用在电源附近电路加扼流电感，磁珠，穿心电容，钽电容，电解电容等办法解决。在调试过程中，可以用100uF，10uF,1 uF 等电解电容尝试不同的电源电路部分，选取最佳的元件附加点.
七. 改善杂散的其他方法：
抑制锁相源杂散的比较有效的途径还有合理的接地、电源布局和去耦技术.通过这些途径提高锁相源的稳定性、可靠性及抗干扰能力，达到减少锁相源杂散的目的. 例如
1. 对模块中关键器件（如ADF4154）进行降额使用。（降额因子为20％）。
2. EMC设计:VCO采用带屏蔽罩的集成VCO,PCB设计完成后，用屏蔽罩屏蔽外界对锁相源的干扰.
比例电磁铁3. 选择MTBF较大的器件要求或选用较成熟的器件
4. 在PCB的布板时也要考虑几下因素：
1) 锁相源电路设计中采用合理层数的PCB实现模块的监控和本振源设计，在设计中电磁兼容的方面考虑尤为重要。在电路设计中要避免数字监控量Data、Clk、Enb、GJ的相互串扰，同时又要避免参考源对数字信号的干扰。在锁相源电路中还需要注意参考源信号对LO 信号的串扰产生的杂散信号。所以在电路设计中注意电源线和数据线分离；数据线和参考源信号线的分离；参考源和电源线的分离；电源线和射频信号线的分离。
2) 布板时各功能块分布明确，避免信号相互干扰或串扰；
3) 电源线尽可能远离VCO，以免干扰输出频率的稳定性。
实验结果: 在25MHZ的带宽范围内, 本振相位噪声分别为≤-90.8dBc/Hz@±1KHz;
≤-91dBc/Hz@±10KHz; ≤-110dBc/Hz@±100KHz的情况下，杂散指标达到 -78dBc.效果良好.
结束语: 通过以上种种方法来抑制小数分频锁相源的杂散，取得了比较满意的效果，能满足目前数字直放站系统开发的性能指标要求，已经广泛应用于新一代数字直放站系统.
本文作者创新点：通过软硬件的设计优化，克服小数分频锁相源相位噪声性能较好而杂散性能相应变差的缺点，更好地满足高相位噪声要求的通信系统对杂散指标的需求，具有非常高的实际应用价值。
参考文献
[1]魏鹏飞，贾英莉.应用GENESYS设计PLL频率合成器［J］．微计算机信息，2005，12-1：
195-196
[2]苏华鸿、孙孺石、杨孜勤、王秉钧 “蜂窝移动通信射频工程” 人民邮电出版社 2005
[3]远坂俊昭（日本）著，何希才译“锁相环(PLL)电路设计与应用” 科学出版社2006
[4]王福昌、鲁昆生 “锁相技术” 华中理工大学出版社1997
[5]龚薇，汪道辉。∑-△技术在锁相环频率合成器中的应用［J］．微计算机信息，2006，
2-27：10-2
作者简介：
李莉金（1979-），女（汉族），清华大学工程硕士研究生，主要从事移动通信中直放站系统的技术工作。
梅顺良（1945-），男，教授，长期从事通信技术的教学和科研。
Biography:
Li lijin(1979-),female(the Han Nationality), engineering master of Qinghua University，Major in designing repeater in mobile telecom system.
Mei Shunliang(1945-), Male, professor, has been researching and teaching on communication techniques for many years.
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议