真空浸漆在微电⼦产品封装领域，利⽤化学镍⾦或化学镍钯⾦⼯艺技术，在半导体晶圆I/O ⾦属铝或铜垫上，沉积⼀层具有可焊性的镍⾦或镍钯⾦层，作为凸点封装中的UBM（under bumping metallization）层或传统WB (wirebonding) 技术中的OPM(over pad metallization)层，已经有很多的研究和应⽤。 半导体晶圆上化学镍⾦/镍钯⾦UBM的制作，有其特殊性:1）I/O电极材料多为铝合⾦，属难镀基材，且不同晶圆⼚，不同⽣产⼯艺，其铝层的成分质量差别极⼤。2）I/O电极⾦属层很薄，多数IC产品为1um左右。3）I/O 电极⾦属垫⾯积⼤不⼀⼩，在有些产品上差异很⼤，从⼏⼗微⽶到上千微⽶不等。4）由于器件的⽤途和功能不同，其内部电路设计差异⼤，有的器件在特定的I/O 电极上表现出不同的电势。起先基于对此⼯艺技术的理解不是很深⼊，加之此⼯艺技术管控的难度较⾼，会导致成批量的问题，造成较⼤的损失。随着对此⼯艺认知的加深，包括药⽔体系和设备⽅⾯有了较⼤的进步，此⼯艺技术在半导体晶圆上的应⽤产品领域逐渐⼴泛。针对某些产品，此⼯艺更展现出较好的优势，⽐如电源功率器件MOSFET、IGBT 等⽅⾯，已经在业界得到⼤批量⽣产的应⽤。相⽐于其他⼯艺，化学镍⾦/镍钯⾦⼯艺在品质及成本的优势是⼗分明显的，预期其应⽤范围的深度和⼴度会有进⼀步的加⼤。
在⼤量⽣产应⽤中，此⼯艺技术展现其优越性的同时，也暴露出相应的⼀些问题缺陷。晶圆化学镀是⼀个体系复杂的反应，导致产品问题缺陷的因素很多，但⼤致可分为两类：晶圆产品本⾝结构、功能导致 性学
的缺陷，化镀⼯艺控制不⾜导致的缺陷。在产品设计及⼯程评估阶段，⾸先要对来料晶圆产品2的结构、功能、成分、形貌等因素要有充分的了解，并根据来料输⼊的信息，对化镀后的结果有⼀个⽐较准确的研判，并相应地确定⼯艺步骤及措施。本⽂结合多年的产品设计和⽣产经验，着重总结了与产品本⾝结构、功能直接相关的化镀镍⾦/镍钯⾦缺陷，分析相应缺陷产⽣的原因，在新产品设计和⼯程评估阶段，应综合考虑这些影响因素。 2. 晶圆材料、钝化层及表⾯结构
半导体晶圆上化学镍⾦/镍钯⾦⼯艺属于湿制程⼯艺，在整个⼯艺过程中晶圆是浸泡在化学溶液中的，化学溶液中既有强酸也有强碱，同时化学镍槽的反应温度通常也要近90℃，相⽐于其他后段封装⼯序来说，⼯艺条件是⽐较苛刻的。任何在其他封装⼯艺中可以忽略的晶圆⽣产⼯艺上的细微差别或缺陷如pinhole(空洞)，micro crack ( 微裂纹)等，经过化学镀湿制程⼯艺后，都会显现出来。
晶圆化学镀的基本原则是：只在I/O ⾦属垫上或所指定的区域，沉积所要求化学镀层，其他区域则保持原貌，既⽆⾦属层的沉积，⼜不会受到化学溶液的攻击⽽改变成分及形貌。
2.1晶圆材质要求
2.1.1硅基晶圆
⽬前晶圆的材质主要是硅基的，表⾯是氧化层或其他钝化层。硅材料的硬度和热稳定性都⽐较⾼，可以通过化学镀的湿制程。裸露的硅表⾯是可以沉积化学镍⾦的，这取决于硅的晶格结构取向和表⾯粗糙度。通常晶圆⼚制作出来的硅基晶圆表⾯都会有氧化层即SiO2的覆盖，不同的产品要求和⼯艺对应着不同厚度的氧化层，有经验的⼯程师可以更加晶圆表⾯的⾊彩判断出氧化层的厚度。对于硅基晶圆上的氧化层，化镀⼯艺要求覆盖除I/O ⾦属垫以外的⾮化镀区域，包括晶圆的背⾯、边缘。如果氧化层厚度不⾜或者覆盖不全，在晶圆的背⾯或者边缘都会可能沉积化学镍⾦，如在晶圆背⾯等⾮化镀区域⼤⾯积沉积镍⾦，势必影响晶圆正常施镀位置的化学镍⾦沉积，同时背⾯沉积的化学镍⾦层通常附着⼒⽐较弱，会脱落并随机掉落在镍溶液或⾦溶液，导致槽液失控甚⾄报废，并影响产品的后续封装流程，通常要求氧化层的厚度为1um以上为佳。图1为晶圆楞边（rim）沉积镍⾦层，图2为晶圆楞边（rim）镍⾦层在后续封装过程中脱落。
对于减薄过、有背⾦或已经带有激光刻印的晶圆，必须采取保护措施，防⽌在此类区域镍⾦的沉积。保护材料种类及保护⽅式的选择，要视具体保护区域的材质和形貌⽽定，特别是背⾯带有⾦属层的硅基晶圆，要综合考虑⾦属层的成分及粗糙度的影响，其⾦属层如含有Ag会对某些保护材料有⼀定的排斥性。
2.1.2其他材质晶圆
除了占⽐⼤的硅基晶圆外，其他⼀些具有特殊性能晶圆材料也可以通过化镀⼯艺在I/O⾦属垫上沉积镍⾦层。⽐如多⽤于射频器件的LiTaO3（钽酸锂）、LiNbO3（铌酸锂）和GaAs（砷化镓）晶圆，此类材质可以通过化镀镍⾦溶液，不需要特殊保护。但此类产品通常正⾯⽆钝化层或钝化层⾮常薄（⼏纳⽶到⼏⼗纳⽶左右），化镀前需要增加临时保护层。另外，此类材料的具有硬脆，且晶型取向⽐较明显，受到外⼒碰撞时容易产⽣应⼒⽽导致裂⽚，在薄⽚晶圆上表现尤为明显，化镀过程中必须采取相应保护措施，防⽌此类晶圆和治具间的直接碰撞。
显，化镀过程中必须采取相应保护措施，防⽌此类晶圆和治具间的直接碰撞。
其他晶圆材料如：玻璃，AlN，SiC具有⽐较⾼的强度和短时间内耐酸碱腐蚀性，通常化镀过程中，不需要特殊保护。
2.2 钝化层材质及覆盖
除少数特殊器件⽆钝化层覆盖外，多数器件产品晶圆的表⾯都带有钝化保护层。钝化层的种类⼤致可分为⽆机材质和有机材质，⽆机材质的钝化保护层如：SiO2和Si3N4，有机材质的钝化保护层如：PI（polyimide聚酰亚胺类），BCB （benzocyclobutene）和⼀些临时性的光阻材料。具体采⽤什么种类的钝化层及钝化层的厚度，要视具体产品和⼯艺要求⽽定。⽆论任何材质的钝化层，都要求覆盖完整、厚度均匀、⽆应⼒、⽆空洞、附着⼒好，化镀过程中⽆分层脱落，钝化保护层覆盖⾦属层边缘的
宽度以4um以上为佳。
2.2.1⽆机材质钝化层
⽆机材质的钝化层多为SiO2和Si3N4，若其厚度到达1um 以上，就可以到达化镀镍⾦⼯艺的要求。⽆机材质钝化层的缺陷之⼀为晶圆边缘区域覆盖不⾜，如图3所⽰。在芯⽚边缘钝化层覆盖不⾜的地⽅，会沉积⼀层镍⾦层，类似边缘楞边（rim）。此⾦属线条的附着⼒通常⽐较弱，会随机脱落影响⼯艺控制及后续减薄流程，见图4所⽰。
钝化层是沿积体电路的形貌⽽沉积的，对于某些器件内电路的拐⾓处，很容易存在空洞或裂纹，这些空洞或裂纹是由于沉积不⾜或应⼒造成的。如果缺陷集中在⼀点，会造成针孔状的缺陷，在此针孔处会发⽣化学镍⾦层的沉积，如图5，图6，图7所⽰。
如果此类缺陷连接成⼀条线，形成裂纹，经过化镀流程此裂纹处会沉积镍⾦层，成为⼀⾦属线条。此⾦属线条缺陷在晶圆表⾯其他区域发⽣，类似针孔缺陷⽐较容易识别出来，如此缺陷围绕I/O ⾦属垫周围的凹槽中，则不易识别。
中央日报如图8，图9所⽰，沿I/O ⾦属垫周围的凹槽中，钝化层的拐⾓处存在裂纹，化镀后在裂纹处沉积⼀层镍⾦⽽形成⾦属线条。此⾦属线条在化镀检查时并未发现，但在后续锡膏印刷回流焊后，由于⾼低温
碳化钨4的变化⽽脱落下来，形成沿沿锡球边缘延伸出来的⾦属线条。图10为缺陷位置的SEM切⽚横截⾯图，在钝化层的拐⾓清晰显⽰出裂纹的位置。
2.2.2 有机材质钝化层
有些器件为了增强其电性能，会在⽆机材质的钝化层上再增加⼀层有机材质的钝化层。另外在后段封装
中，RDL（redistribution layer）⼯艺应⽤的增多，也都会⽤到有机材质的钝化层，其成分多为PI类。有机材质的钝化层在制作过程中涉及涂覆、曝光、显影、烘烤聚合等⼯艺，其中容易产出的缺陷为：⽓泡、空洞、overetching (过蚀刻)、厚度不均、残留、附着⼒不⾜等，以上缺陷经过化学镀药⽔的浸泡和反应后形成与之相相应的缺陷。
图11是表⾯覆盖有机材质钝化层的晶圆，经过化镀⼯艺后在I/O ⾦属垫的边缘出现⿊⾊点状缺陷，此⿊⾊点状在SEM显微镜镜下显⽰为钝化层浮起⿎包现象，如图12中箭头所⽰位置。通过对此位置做近⼀步的切⽚分析，显⽰此位置的钝化层从下⾯的基材上剥离，见图13箭头所⽰位置。
作为永久性的的有机钝化层，是经过⾼温烘烤固化的，有很好的耐酸碱和⾼温的能⼒，⽽对于⼯艺过程中所⽤到光阻类的临时过程胶，需要在化镀完成后去除。此类的光阻通常耐酸不耐碱，在使⽤过程前，要对其和化学溶液、⼯艺参数的适配性做必要的性能评估。
2.3 切割轨道形貌要求
在化镀湿制程中，所有⾦属暴露的位置都会有化学镍⾦层的沉积，除需要化镀的区域外，其他区域需要有钝化层的覆盖。但在晶圆制作过程中，表⾯除I/O 位置外，其他⼀些特位置也会裸露出⾦属，这些位置主要包括特定测试位置和划⽚轨道。通常测试位置的裸露⾦属对后续封测不产⽣影响，但在划⽚轨道上的⾦属垫经过化镍⾦后，可能会对后续切割⼯艺造成影响。半导体晶圆上铝层的维⽒硬度为100HV左右，⽽化学镍⾦层的硬度为550HV，是铝层硬度的5倍多，对于厚度为5um及以下的化学镍⾦层，对后续切割不会有明显的影响，但如果其在轨道上的占⽐⾯积超过50%，且⽐较靠近芯⽚的guard ring（保护环）位置，则存在⽐较⼤的chipping风险。
图14所⽰的划⽚轨道中，⾦属垫的位置靠近芯⽚的guard ring位置，经过划⽚⼯序后，存在⾦属垫的区域产⽣了⽐较⼤chipping，见图15。为减⼩此类问题的影响，在芯⽚切割时，应综合考虑划⽚轨道的宽度及⾦属层的厚度，优化切割⼯艺参数⼯艺，避免较⼤的chipping损伤到芯⽚的功能区。
对于要求更厚的化学镍⾦层，在化镀前需要对划⽚轨道上的⾦属进⾏保护，以避免后续切割时难以解决。
3. I/O ⾦属垫的成分、结构及厚度
ifs系统在I/O ⾦属垫上沉积⼀层镍⾦/镍钯⾦，从⽽实现特定形式的封装要求，是半导体晶圆上化镀⼯艺的主要⽬的。从技术形式上是属于表⾯处理的范畴，化学沉积发⽣在表⾯⼏微⽶的区域内，和其他产品表⾯处理有类似性，但同时由于每个I/O ⾦属垫下⾯连接不同的线路，具有不同的电性能输⼊输出，⽽表现出不同于⼀般产品的的技术特点。
3.1 I/O ⾦属垫的成分
半导体晶圆I/O ⾦属垫的成分主要有铝基和铜基两类，其中铜基分可为PVD沉积铜和电镀铜，⽬前化镀⼯艺中接触最多的是RDL ⼯艺中的电镀铜。铝基的晶圆相对成分⽐较复杂，有纯铝，铝铜，铝硅铜，其中铜和硅的含量因不同产品⽽不同，常见的成分组成为AlSiCu (0-1%Si and 0.25 - 2.5% Cu)；AlCu (0.25 - 2.5%Cu)；Al/Si(1-2%)，在铝层中增加铜和硅是为了防⽌电迁移（electromigration）及硅在铝层中的穿刺（spike）现象[18]。
根据电极电位理论，铜和铝属于难镀基材，在化学镀镍前⼀般要通过前处理的活化，铜基材的通常采⽤活化钯⼯艺，铝基材则采⽤锌置换的⽅式。如图16所⽰，锌为六⽅晶体结构，其原⼦间距为0.27nm，但纯铝层中在不同的晶⾯其原⼦间距不同，A(111)晶⾯其原⼦间距为0.29nm，和锌原⼦间距⾮常接近，容易进⾏置换反应。但对于A(100)晶⾯，其原⼦间距为0.40nm，和锌原⼦的间距的差距较⼤，难以发⽣置换反应。在纯铝的表⾯层中，两个晶⾯的分布是随机的，是⾮常难以沉积镍⾦层的[19]
。铜原⼦的直径（0.255nm）和铝原⼦的直径（0.286nm）相近，且同属⾦属元素，在铝层中添加少量的铜，可以通过晶格畸变，改变铝层中会A(100)晶⾯中铝原⼦的空位间隙距离，使铝和锌的置换变得容易。⽽硅原⼦的直径为0.117nm 约为铝原⼦直径的⼀半，添加到铝层中进⼊原⼦间空隙⽽对于铝原⼦的间距影响不⼤，并且硅为⾮导体，和⾦属铝性能相差⽐较⼤，硅的添加反⽽产⽣负⾯的影响。
通过⼀些特定的前处理药⽔和合适的⼯艺参数，在纯铝或铝硅产品上可以得到较为理想的镍⾦沉积层。图17为通⽤的化镀⽅式沉积的镍⾦层，图18为通过特定药⽔和⼯艺沉积的镍⾦层，两者⽐较可以看出，前者表⾯粗糙，有空隙存在，测试表明附着⼒差；后者沉积层表⾯光亮均匀，通过附着⼒测试。由于铝的成分复杂，加之不同晶圆⼚的⼯艺控制⽔平差别⽐较⼤，应优先考虑添加铜元素的铝层。
3.2 I/O ⾦属垫的形貌、结构及厚度
除了I/O ⾦属垫的⾦属成分对化镀镍⾦层有直接影响外，其结构、形貌及厚度的差别也会显⽰在最终产品上。半导体晶圆化学镀⼯艺过程中，来料的形貌和结构特征会复制到化镀后产品上，来料晶圆I/O⾦属垫的形貌最直观的表现是其晶粒⼤⼩及粗糙度。粗糙铝⾯的晶界处，由于其结构和晶粒内部不同，反应活性⽐较强，其蚀刻速度要较晶粒其他位置要快，会形成许多⼩的凹坑，在此晶界凹坑，化镀后很容易形成镀瘤[20]。
⼀般化镀镍⾦⼯艺要求I/O⾦属垫的铝层或铜层的厚度⼤于1um，厚度低于1um 是风险⽐较⼤的。如果铝层沉积过程中，在某些位置形成空洞⼀类的缺陷，此位置在后续封测过程⽐如wire bonding中，受到外⼒的冲击，会导致此处有NSOP 及焊盘开裂发⽣，见图19，图20。
如果铝层薄且不均匀，厚度低于0.8um，加之有空洞现象，化镀后局部的铝层会被蚀刻掉，镍⾦层的附着⼒会极差，结果是“致命”的。
3.3 I/O 电势的影响
半导体芯⽚内部布满电路互联（PN 节及⾦属导线），内部的不同电路结构表现为外部I/O 电极电势的差异。不同功能的芯⽚，不同功能的I/O 电极，有着不同的电势[21]。如图21所⽰，晶圆化镀⼯艺是湿制程，整个过程中晶圆浸泡在化学溶液中，不同电势的I/O 电极会通过溶液连接导通，加之化学镀镍反应过程⽐较复杂，各个I/O 电极上化学镍⾦/化学镍钯⾦的沉积情况是不同的。
对于I/O 数⽬少的简单器件，化镀后⽐较容易检测出各个电极的差别，对于I/O 数⽬较多的器件，应逐⼀检测甄别其中的差别。
4. 结论
华林科纳认为采⽤化学镀的⼯艺，在半导体I/O pad上沉积镍⾦/镍钯⾦过程中，其中产⽣的问题和缺丝艺影像
陷和来料晶圆有着直接的关联。在产品设计及评估时，应对产品本⾝结构和功能有充分的了解，包括钝化层种类及厚度，I/O pad的成分及结构，切割轨道上⾦属pad的⼤⼩及是否有钝化层的覆盖，不同I/O pad的电势等因素。基于对这些因素的综合考虑和充分了解，⼀⽅⾯可以避免化镀过程中造成的缺陷及问题，另⼀⽅⾯从相类似的缺陷，可以有助查问题发⽣的根源，同时也可以指导对问题产品进⾏后续合理的处置。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议