研究生入选试卷十八
一．填空题（每小题3分，共1８分）
1. 多路开关通过把适当的A.___信号加到多路开关上的方式来选择某一路数据。“K输
象征手法入m位多路开关”所选的数据源最大的数为B.___，每条I/O线传送数据宽度为C.___。
2. 模4交叉存储器是一种A.___存储器，它有4个存储模块，每个模块有自己的B.___
和C.___寄存器。
3. RISC指令系统的最大特点是：A.___，B.___固定，C.___种类少。 4. 在硬布线控制器中，把控制部件看作为产生专门固定时序控制信号的逻辑电路。这种
逻辑电路是一种由A.___和B.___构成的复杂树形网络，当执行不同的指令时，通过激活一系列彼此很不相同的C.___来实现对指令的解释。
5. 总线定时是总线系统的核心问题之一，为了同步A.___和B.___的操作，必须制订
6. 数组多路通道允许A.___设备进行B.___型操作，数据传送单位是C.___。二．（10分）求证：［x］补+［y］补=［x+y］补（mod 2）
三．（10分）设有浮点数x=2-5×0.0110110，y=23×（-0.1110010），阶码用4位移码表示，尾数（含符号位）用8位原码表示。求（x×y）浮。要求尾数用原码阵列乘法器实现。四．（10分）用16K×8位的DRAM芯片构成64K×32位存储器，要求：
（1）画出该存储器的组成逻辑框图
（2）设存储器读/写周期为0.5us，CPU在1us内至少访问一次，试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所 需的实际刷新时间是多少？
五．（11分）一台处理机具有如下指令字格式:
1 3位
rgp步
其中，每个指令字中专门分出3位来指明选用哪一个通用寄存器(12位)，最高位用来指明它所选定的那个通用寄存器将用作变址寄存器(X=1时)，主存容量最大为16384字.
(1)假如我们不用通用寄存器也能直接访问主存中的每一个操作数，同时假设有用的操
作码位数至少有7位，试问：在此情况下,“地址”码域应分配多少位?“OP”码域应
分配多少位?指令字应有多少位?
(2)假设条件位X=0，且指令中也指明要使用某个通用寄存器，此种情况表明指定的那个
通用寄存器将用作基值寄存器.请提出一个硬件设计规则，使得被指定的通用寄存器
能访问主存中的每一个位置。
(3)假设主存容量扩充到32768字，且假定硬件结构已经确定不变，问采用什么实际方法
可解决这个问题?
六．（11分）现有四条机器指令，其操作码分别为MOV（OP）=00，ADD（OP）=01，COM
（OP）=10，ADT（OP）=11。根据数据通路部分设计的微程序流程图如A18.1所示：（1）第一条是“取指”微指令，功能是将一条机器指令从主存M取出后放到指令寄存器IR；(2)P1
测试指令类型，测试条件是指令操作码；(3)P2测试(a+b+c)是否大于9，测试条件是进位标志Cj；（4）公操作中硬件自动执行，程序计数器PCàAR (主存地址寄存器)和PC+1动作。
现设定控制存储器EPROM容量最大为16个单元，其字长符合微指令格式要求。
（1）请给微程序流程图中每条微指令分配当前微地址与下一微地址（用二进制）编码给出。
（2）写出微地址转移逻辑表达式。
（3）画出微地址转移逻辑
5
6
7
图A18.1
七．（10分）画出PCI总线结构框图，说明HOST总线，PCI总线，LAGACY总线的功能。八．（10分）图A18.2所示的系统中断结构是采用单级中断结构，它要求CPU在执行完当
前指令时转而对中断请求进行服务，如果此时真的有中断的话，CPU就向外部设备系统发出一个肯定(INTA)信息，一个设备如果要捕获ACK脉冲，它就必须发出中断请求。现假设：T DC为查询链中每个设备的延迟时间
T A,T B,T C分别为设备A,B,C的服务程序所需的执行时间
T S,T R为保存现场和恢复现场所需的时间
试问：（1）这种结构在什么情况下达到饱和？
（2）假设现在采用多级优先中断结构，设备A接于最高优先级，设备B，设备C次之。这种结构在什么情况下达到饱和？
图A18.2
九．（10分）简要说明通用I/0标准接口SCSI的性能特征。From hi.baidu/myhearty/home
研究生入学试卷十八答案
一．填空题
李汝革
1.A.控制 B.K C.M位
2.A.高速 B.地址寄存器 C.数据缓冲寄存器
3.A.指令条数少 B.指令长度 C.指令格式和寻址方式
4.A.门电路 B.寄存器 C.控制信号
5.A.主方 B.从方 C.定时协议
6.A.一个 B.传输 C.数据块
二．证明：现分四种情况来证明。
假设采用定点小数表示，因此证明的先决条件是x ＜1，y ＜1，
x+y ＜1。
（1）x＞0, y＞0，则x+y＞0。
相加两数都是正数，故其和也一定是正数。正数的补码和原码是一样的，根据
数据补码定义可得：
［x］补+［y］补= x + y =［x+y］补（mod 2）
（2）x＞0,y＜0，则x+y＞0或x+y＜0。
相加的两数一个为正，一个为负，因此相加结果有正、负两种可能。根据补码
定义,
因为［x］补=x, ［y］补= 2 + y
所以［x］补+［y］补= x + 2 + y = 2 + (x+y)
当x+y＞0时, 2 + (x+y) ＞2，进位必丢失，又因为x+y＞0，所以
［x］补+［y］补= x + y =［x+y］补（mod 2）
当x+y＜0时, 2 + (x+y) ＜2，又因为x+y＜0，所以
［x］补+［y］补= 2 + (x + y) =［x+y］补（mod 2）
(3) x＜0,y＞0，则x+y＞0或x+y＜0。
谷物大脑
这种和第2种情况一样，把 x和y的位置对调即得证。
(4) x＜0,y＜0，则x+y＜0。
相加两数都是负数，则其和也一定是负数，
因为［x］补= 2+x, ［y］补= 2 + y
所以［x］补+［y］补= 2 + x +2 + y = 2 +（2 + x + y）
上式右边分为2和（2 + x + y）两部分。既然（x + y）是负数，而其绝对值
小于1，那么（2 + x + y）就一定是小于2而大于1的数，进位“2”必丢失。
又因为（x + y）＜0
所以［x］补+［y］补= 2 + (x + y) =［x+y］补（mod 2）
三．解：移码采用双符号位，尾数采用单符号位，则有
[Mx]原=0.0110110, [My]原=1.1110010,
迷幻海滩[Ex]移=00 011, [Ey]移=11 011, [Ey]补=00 011
[x]浮=00 011, 0.0110110, [y]浮=11 011, 1.1110010
(1)求阶码和
[Ex+Ey]移=[Ex]移+[Ey]补=00 011 + 00 011 = 00 110, 值为移码形式-2
（2）尾数乘法运算
0110110
× 1110010
0000000
0110110
0000000
0000000
0110110
2011江西高考英语0110110
0110110
1100000001100
符号位为x 0⊕y 0 = 0⊕1 =1
∴ [x ×y]浮= 00 110, 1.1100000001100
四．解：（1）连接图如图A18.3
片内地址线：A 13—A 0 ；片选信号由A15，A14两位通过2:4线译码器给出； 8位数据线D 7—D 0并接。
A
A
70
图 A18.3
(2) 根据已知条件，CPU 在1μs 内至少需要访存一次，所以整个存储器的平均读/写周
期与单个存储器片的读/写周期相差不多，应采用异步式刷新方式比较合理。
DRAM 存储器来讲，两次刷新的最大时间间隔是2ms.
DRAM 芯片读/写周期为0.5μs 。假定16K ×1位的RAM 芯片由128×128矩阵
存储元构成，刷新时只对128行进行异步式刷新，则刷新间隔为2ms/128 =15.6μs ，可取刷新信号周期为15μs .
五．解: (1)地址码域=14位, 214=16384
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议