2018m09设计与研发
一种高分辨率大动态范围门控环形TD C设计
金颂巍，李晶皎，苏瑞琴，李贞妮庄启传
(东北大学信息科学与工程学院，辽宁沈阳，110819)诠释生命
摘要：本文将设计实现一种髙精度门控环型计时器，该结构的T D C使用环型结构并在延迟单元上增加使能信号控制端，既具 有游标环型结构的高分辨率、大的动态范围、可以循环使用延迟单元的优点。本文所设计的门控环型T D C的分辨率约为55ps，动态范围约为846ns。 关键词：时间数字转换器；高精度计时器；门控环形；大动态范围 A high resolution and large dynamic range Vernier TDC
Jin Shuowei, Li Jingjiao, Su Ruiqin, Li Zhenni
潍坊学院外国语学院(School of Information Science & Engineering, Northeastern University, Shenyang Liaoning, 110819) Abstract : In this paper, a high resolution Vernier time-to-digital converter (TDC) is implemented. The st
ructure of TDC employs the delay loop structure and the control on the delay unit. It has the advantages of high resolution, large dynamic range and the delay unit can be reused. The gated ring TDC designed in this paper has a resolution of about 55ps and the dynamic range of 846ns.
Keywords：tirae-t〇-digital converter ;high resolution ;Vernier TDC; large dynamic range
〇引言
时间数字转换器(TDC)将输入时间间隔转换为数字输出代码 作为时间测量装置的应用。在过去的十年中，T D C主要用于正电 子发射断层成像[1]和激光测距仪[2]。在这些应用中，TDCS被用 作量化器或相位检测器，并且是影响整体性能的重要模块。TDC 的结构有很多种，不同应用领域在选择T D C时首先需要确定TDC 的结构，不同的T D C在分辨率、动态范围、复杂度、结构和功耗上 都不同。目前为止，T D C的结构已经有计数器型、快闪型、差分延 迟线型、游标环型等类型[3]。本文将设计一款高分辨率、大动态 范围的门控环形TDC。 1门控环形T D C结构设计
本文设计的门控环型T D C的整体结构框图如图1所示。TDC 结构主要包括：预处理模块、使能控制信号生成模块、快环、慢 环、边沿检测器、时间比较器模块、计数器、数据寄存器、复位信 号处理模块。预处理模块的作用主要有两方面，一方面使输入的 Start信号和Stop信号变为只有一个上升沿的信
号。另一方面是当一个时钟周期内有两个采样点时，
可以将Start信号的第二个上升沿送入Stop信号
奈多罗米钠端，防止漏测采样点。使能控制信号生成模块的作用
是生成快环、慢环的使能控制端以及计数器、时间
比较器等的清零信号。
整个电路的核心由快环、慢环、边沿检测器、时
间比较器模块构成，其具体结构如图2所示。电路
由一个快环，一个慢环以及16个边沿检测器组成。
快环和慢环均由8个带使能控制端的延迟单元组
成，并各自有相同的延时，且慢环延迟单元的延时
基金项目：国家自然科学基金资助项目（61370153)。大于快环延迟单元的延时，每个环的8个延迟单
元中，只有第8 个延迟单元具有反相作用。Start信号由Slow端进入慢环后在 慢环中传播，Stop信号由Fast端进入快环在快环中传播，只在 第八个延迟单元输出相位与其它延迟单元输出的相位相反，即上 升沿变为下降沿，下降沿变为上升沿。
设快环中延迟单元的延时为tF，慢环中延迟单元的延迟为 tS，且tS>tF，Start信号与Stop信号每经过一组延迟单元，信 号间的时间间隔减小一个单元的延迟差tS-tF，即为分辨率，这 样Start信号和Stop信号在环中就形成一种信号沿追赶的形式。当Stop信号的相位与Start信号的相位一致或者第一次超前 Start信号相位时，只需要计算经过多少个延迟单元即可根据分 辨率得出两个信号时间间隔的长短。用时间比较器比较两个信号 的相位，由于每个环中有一个延迟单元具有反相作用，信号在环 中传播一圈后反相，所以信号在环中就有四种追赶形式：上升沿 追上升沿、上升沿追下降沿、下降沿追下降沿、下降沿追上升沿, 时间比较器需要比较四种情况的相位，能实现这样功能的比较器
图1门控环型TDC的整体结构框图
1S11
E
设计与研发
2018.09
图3边沿检测器结构图
非常复杂，为了简化时间比较器，在比较器前加入边沿检测器，如 图3所示。
边沿检测器由一个上升沿检测器、一个下降沿检测器、一个 与门组成。上升沿检测器用于检测上升沿，下降沿检测器用于检 测下降沿，上升沿与下降沿检测的结果相与后既能检测出上升沿 又能检测出下降沿。输入信号Single_deteCt〇r 有上升沿或下降 沿时，边沿检测器都能输出一个小脉冲。
2结果仿真
图4 TDC 的版图设计
本设计基于标准180m n 工艺进行设计实现，布局布线后的 面积约为21415 u m2，如图4所示。综合后仿真结果如图5所示， START信号在21n s 处有高电平，STOP在51. 651n s 处有上升沿, 所以我们需要测量的时间间隔为30. 651ns。Q_comparator[7:0]
中Q_comparator[7]出现高电平，说明在第8个延迟单 元出来后Stop信号追上Start信号的。Q_counter_ fast [7:0]的计数值为9，说明Stop信号到来时Start 信号在慢环中传播9圈。Q_counter_slow[7:0]的计数 值为11，说明Stop信号追上Start信号时，Start信号 在慢环中己经传播了 11圈，由公式计算得到时间间隔为 30. 681ns。与30. 651n s 相差0. 03ns，本设计的分辨率为 0.055ns，在分辨率范围内。
3结论
其次对门控环型T D C 的各个模块以及整体电路进行
设计与仿真，结果表明电路有较高的分辨率和较大的动态范围， 综合布局布线后的面积约为21415 u m 2。
图5整体电路仿真结果
参考文献
[1] A _ S. Yousif and J. W _ Haslett, “A fine resolution T D C archi
tecture for next generation P E T imaging,” IEEE Trans. Nucl. Sci., vol. 54, no. 5, pp. 1574 - 1582, A u g. 2007.
[2] W e i. Tang, A h m a d O s m a n , Dongsoo K i m. Continuous time
level crossing sampling A D C for biopotential recording systems [J]. IEEE Transactions on Circuits Systems I : Regular Papers, 2013, 60(6): 1407-1418.
[3] 王希.高分辨率数字计时器(T D C )的设计与实现[D ].武汉：百家讲坛周汝昌
铝箔华中科技大学，2007.
26
l a i i
a
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议