(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 202110309835.5
(22)申请日 2021.03.23
(71)申请人 北京大学
地址 100871 北京市海淀区颐和园路5号
(72)发明人 于晓梅 刘意 田源 许佳
缪佳豪
(74)专利代理机构 北京万象新悦知识产权代理
有限公司 11360
专利代理师 贾晓玲
(51)Int.Cl.
H03F 3/45(2006.01)
(54)发明名称
(57)摘要
读诗词名句随想
本发明公开了一种基于SOI工艺的斩波仪表
SOI NMOS器件和SOI PMOS器件组成，本发明采用提出教师节的人
部分耗尽SOI器件进行MOS器件的制备，容易调整
MOS器件的阈值电压，工艺可操作性高，同时部分
耗尽SOI器件在抑制短沟效应和抑制沟道泄漏电
流方面有更卓越的表现，在实现多阈值电压和制
作体接触方面也体现了充分的便利性。且SOI
CMOS的工艺步骤相比体硅CMOS的工艺步骤简单，
提高电路的稳定增益和精度。权利要求书1页 说明书5页 附图2页CN 115118238 A 2022.09.27
盖茂森C N 115118238
A
1.一种基于SOI工艺的斩波仪表放大器，其特征在于，该电路包括第一斩波调制开关、第一运算放大器、第二斩波调制开关、第三斩波调制开关、第二运算放大器、第四斩波调制开关、第五斩波调制开关、第三运算放大器和第六斩波调制开关，第一斩波调制开关和第二斩波调制开关分别对第一运算放大器的输入级和输出级进行斩波调制；所述第三斩波调制开关和第四斩波调制开关分别对第二运算放大器的输入级和输出级进行斩波调制；所述的第五斩波调制开关和第六斩波调制开关分别对第三运算放大器的输入级和输出级进行斩波调制，所述斩波仪表放大器信号的流向为：输入信号经过第一斩波调制开关和第三斩波调制开关调制完成后分别进入第一运算放大器和第二运算放大器，第一运算放大器和第二运算放大器对调制后的信号进行放大，第二斩波调制开关和第四斩波调制开关分别对放大后的信号进行解调，解调后的信号再经过第五斩波调制开关输入到第三运算放大器再次进行调制，调制
后的信号经过放大后通过第六斩波调制开关进行解调，得到经过两次放大的输出信号，所述斩波调制开关由SOINMOS器件和SOIPMOS器件组成，SOINMOS器件和SOIPMOS 器件都制备在器件层中，并由氧化层隔开，SOINMOS器件由N+型源区，N+型漏区，P型体区，栅极结构和栅氧化层组成；SOI PMOS器件由P+型源区，P+型漏区，N型体区，栅极结构和栅氧化层组成，其中，SOINMOS器件的N+型源区和SOIPMOS器件的P+型源区连接，SOINMOS器件的N+型漏区和SOI PMOS器件的P+型漏区连接，SOI NMOS器件的P型体区与SOI NMOS器件的N+型源区连接，SOIPMOS器件的N型体区与SOIPMOS器件的P+型源区连接。
2.如权利要求1所述的基于SOI工艺的斩波仪表放大器，其特征在于，所述第一运算放大器采用两级结构，包括一个5管差分结构和一个共源放大器。
3.如权利要求1所述的基于SOI工艺的斩波仪表放大器，其特征在于，所述第二运算放大器的电路结构和第一运算放大器的电路结构相同。
4.如权利要求1所述的基于SOI工艺的斩波仪表放大器，其特征在于，所述第三运算放大器采用两级结构，包括一个全差分结构和一个共源放大器。
5.如权利要求1所述的基于SOI工艺的斩波仪表放大器，其特征在于，所述SOINMOS器件的P型体区与SOI NMOS器件的N+型源区连接，其中浮空体区与地端接触，使得浮空体区中多余的电荷通过地端
进行释放。
6.如权利要求1所述的基于SOI工艺的斩波仪表放大器，其特征在于，所述SOINMOS器件的P型体区与SOI NMOS器件的N+型源区连接，其中浮空体区与源区接触，使得浮空体区中多余的电荷通过源区进行释放。
7.如权利要求1所述的基于SOI工艺的斩波仪表放大器，其特征在于，SOIPMOS器件的N
型体区与SOI PMOS器件的P+型源区连接，
其中浮空体区与电源端接触，使得浮空体区中多余的电荷通过电源端进行释放。
8.如权利要求1所述的基于SOI工艺的斩波仪表放大器，其特征在于，SOIPMOS器件的N 型体区与SOI PMOS器件的P+型源区连接，其中浮空体区与源区接触，使得浮空体区中多余的电荷通过源区进行释放。
9.如权利要求1所述的基于SOI工艺的斩波仪表放大器，其特征在于，通过开关控制电阻，进而控制运算放大器的放大倍数，使得斩波仪表放大器的放大倍数可调。
权 利 要 求 书1/1页CN 115118238 A
一种基于SOI工艺的斩波仪表放大器
技术领域
[0001]本发明涉及集成电路领域，特别涉及一种基于SOI工艺的斩波仪表放大器。
技术背景
[0002]一般而言，经过适当的加工，差分放大器基本能够做到满足很低的输出阻抗(理想为零)，极高的共模抑制比，比较稳定和精确的增益。但是由于它的输入阻抗基本是有限的，很难满足所需的极高的输入阻抗(理想为无穷大)，这样一般就会有负载来降低源电压，从而引起共模抑制比CMRR的下降，为此，我们提出仪表放大器电路来解决这些缺陷。[0003]一般而言，生物信号都十分微弱，一般频率都是从几Hz到几百Hz，对于频率很低的信号，它很容易受到1/f噪声和直流失调电压的影响，进行影响信号的采集。仪表放大器作为一种高性能放大器，在放大存在于共模信号下的低频信号很有优势，因此常用于放大微弱的差分信号，尤其是生物信号。相比于传统的运算放大器，仪表放大器呈现的低噪声，高输入阻抗，高增益，线性误差小，低失调电压和高CMRR等特点在处理微弱信号方面更胜一筹。
[0004]但是传统的三运放仪表放大器电路由两极放大器和相应的反馈电阻组成，因此其电路总增益与
反馈电阻的阻值息息相关。所以利用合适质量的电阻增益可以做的很精确，一旦电阻存在失调，不仅会影响电路总增益，还是改变电路的共模抑制比。为了抑制电路存在的失调电压和噪声，除了采用仪表放大器电路之外，一般还可以通过自调零技术和斩波技术来进一步降低电路的直流失调电压和噪声，但是自调零技术会引入过采样宽带噪声，同时开关电荷的注入会带来残余失调，所以自调零技术不适合于低噪声领域，所以通常在仪表放大器电路中加入斩波技术来消除直流失调电压和噪声。
[0005]在进行斩波仪表放大器的设计时，一般采用体硅CMOS工艺进行制备，但是在高温情况下普通硅片的扩散电阻pn结会产生漏电流，同时体硅中存在寄生效应和闩锁效应等非理想效应。此外，在高辐射环境下，体硅CMOS工艺感生的氧化层电荷增加，产生界面态，将使器件不能正常工作。SOI技术能够将衬底与器件有效地隔离开，可以大大减小漏电流，避免闩锁效应，并且SOI CMOS工艺因为有背栅的存在，将极大的减少界面态对器件性能的影响。因此在各种极端情况下，利用SOI CMOS工艺制备的电路将具有更高的稳定性。
[0006]SOI工艺是一种在硅材料基础上发展起来的，具有独特优势的技术，其通过埋氧层将器件层和硅衬底隔离开，实现了全介质隔离，是一种新型的三层结构的半导体材料。由于其独特的结构，相比于体硅CMOS工艺而言，具有很大的优势：(1)寄生电容小，体硅CMOS工艺中，器件的源漏和衬底由pn结隔开，增大了寄生电容；SOI CMOS工艺采用埋氧层隔离源漏和衬底，大大降低寄生电容，并且降低泄漏电流(2)速度快，由于器件的速度与电容有关，SOI CMOS工艺制备的器件的寄生电容小，因此
大大提高器件的速度(3)抗辐射特性好，减少单粒子效应以及瞬时辐照效应，从根本上消除了体硅CMOS技术电路中的闩锁效应(4)功耗低，SOI CMOS工艺大大降低了泄露电流，使得器件的功耗降低。
[0007]SOI CMOS器件可分为部分耗尽(PD)SOI器件和全耗尽(FD)SOI器件，通常以100nm
的器件层厚度作为区分部分耗尽SOI CMOS和全耗尽SOI CMOS的标准。全耗尽SOI器件具有纵向电场较低、电流驱动能力较高、亚阈值斜率陡直、短沟道效应较小，而且完全消除了kink效应的优势。但是由于其器件层的厚度很薄，所以在阈值电压的调整方面比较困难，因为少许的注入计量偏差都会引起体载流子浓度的很大不同，进而导致阈值电压的偏差。部分耗尽SOI器件硅膜厚度对栅下耗尽区影响很小，所以工艺波动引起的硅膜厚度不均匀对器件阈值电压的影响较弱，因此其工艺的可操作性更高。同时部分耗尽SOI器件在抑制短沟效应和抑制沟道泄漏电流方面有更卓越的表现，在实现多阈值电压和制作体接触方面也体现了充分的便利性，但是部分耗尽SOI器件存在着寄生效应——Kink效应，从而影响器件和电路的性能。
发明内容
[0008]本发明提出了一种基于SOI工艺的斩波仪表放大器，目的在于降低电路结构的噪声，尤其是低频下的1/f噪声，以及减少电路结构的直流失调电压和泄漏电流，提高电路的稳定增益和精度。
[0009]本发明提供的技术方案如下：
[0010]一种基于SOI工艺的斩波仪表放大器，其特征在于，该电路包括第一斩波调制开关、第一运算放大器、第二斩波调制开关、第三斩波调制开关、第二运算放大器、第四斩波调制开关、第五斩波调制开关、第三运算放大器和第六斩波调制开关，第一斩波调制开关和第二斩波调制开关分别对第一运算放大器的输入级和输出级进行斩波调制；所述第三斩波调制开关和第四斩波调制开关分别对第二运算放大器的输入级和输出级进行斩波调制；所述的第五斩波调制开关和第六斩波调制开关分别对第三运算放大器的输入级和输出级进行斩波调制，所述斩波仪表放大器信号的流向为：输入信号经过第一斩波调制开关和第三斩波调制开关调制完成后分别进入第一运算放大器和第二运算放大器，第一运算放大器和第二运算放大器对调制后的信号进行放大，第二斩波调制开关和第四斩波调制开关分别对放大后的信号进行解调，解调后的信号再经过第五斩波调制开关输入到第三运算放大器再次进行调制，调制后的信号经过放大后通过第六斩波调制开关进行解调，得到经过两次放大的输出信号，所述斩波调制开关由SOI NMOS器件和SOI PMOS器件组成，SOI NMOS器件和SOI PMOS器件都制备在器件层中，并由氧化层隔开，SOI NMOS器件由N+型源区，N+型漏区，P型体区，栅极结构和栅氧化层组成；SOI PMOS器件由P+型源区，P+型漏区，N型体区，栅极结构和栅氧化层组成，其中，SOI NMOS器件的N+型源区和SOI PMOS器件的P+型源区连接，SOI NMOS 器件的N+型漏区和SOI PMOS器件的P+型漏区连接，SOI NMOS器件的P型体区与SOI NMOS器件的N+型源区连接，SOI PMOS器件的N型体区与SOI PMOS器件的P+型源区连接。
[0011]所述第一运算放大器采用两级结构，包括一个5管差分结构和一个共源放大器。所述的第二运算放大器的电路结构可以和第一运算放大器的电路结构相同。
[0012]所述第三运算放大器采用两级结构，包括一个全差分结构和一个共源放大器，因此需要共模反馈模块稳定直流工作点，共模反馈模块所需的参考电压由参考电压生成模块提供。咨询业务
[0013]所述斩波仪表放大器的放大倍数是可调的，通过斩波放大倍数调整模块一和斩波放大倍数调整模块二完成，所述的斩波放大倍数调整模块一包括第一开关，第二开关，第三
开关以及第一电阻，第二电阻，第三电阻，第一开关控制第一电阻，第二电阻，第二开关控制第二电阻和第三电阻，第三开关控制第三电阻。所述的斩波放大倍数调整模块二由第四开关，第五开关，第六开关以及第四电阻，第五电阻和第六电阻组成，第四开关控制第四电阻，第五电阻和第六电阻；第五开关控制第五电阻和第六电阻；第六开关控制第六电阻，第一电阻和第四电阻阻值相同，第二电阻和第五电阻阻值相同，第三电阻和第六电阻阻值相同。第一开关，第二开关，第三开关，第四开关，第五开关和第六开关由SOI NMOS器件和SOI PMOS 器件构成。
[0014]如上所述，本发明的基于SOI工艺的斩波仪表放大器，具有以下有益效果：[0015](1)基于SOI工艺制备的MOS器件，相比于利用体硅工艺制备的MOS器件，可以有效地抑制沟道泄露电流，减少芯片的功耗。且选择采用部分耗尽SOI器件进行MOS器件的制备，因此如何消除Kink效应是关键。本发
明针对Kink效应的解决方法主要是采用体接触的方式使器件浮空区域积累的电荷得到最大程度的释放。
[0016](2)采用部分耗尽SOI器件进行MOS器件的制备，容易调整MOS器件的阈值电压，工艺的可操作性更高。同时部分耗尽SOI器件在抑制短沟效应和抑制沟道泄漏电流方面有更卓越的表现，在实现多阈值电压和制作体接触方面也体现了充分的便利性。
[0017](3)SOI CMOS的工艺步骤相比体硅CMOS的工艺步骤简单了很多。这主要体现在CMOS制备过程的前期，因为SOI硅片拥有埋氧层，SOI CMOS工艺不存在“定义阱区”，“阱区扩散”等工序，可以直接通过定义器件层的有源区并通过注入来调整MOS器件的N区和P区的杂质浓度。
[0018](4)通过对每个运算放大器的输入级和输出级都进行斩波调制，可以有效降低斩波仪表放大器的噪声和失调电压。
[0019](5)通过开关控制电阻，进而控制运算放大器的放大倍数，使得斩波仪表放大器的放大倍数可调。
欺诈消费者行为处罚办法附图说明
[0020]图1为本发明基于斩波调制的放大器电路；
山水比德[0021]图2为本发明具体实施例基于SOI工艺的MOS器件体接触示意图；
[0022]图3为本发明具体实施例斩波仪表放大器的主要模块示意图；
[0023]图4为本发明具体实施例基于SOI工艺的斩波仪表放大器的示意图。
具体实施方式
[0024]下面结合附图，通过具体实施例进一步描述本发明，需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
[0025]本发明基于斩波调制的放大器电路如图1所示。该电路包括第一斩波调制开关、第一运算放大器、第二斩波调制开关、第三斩波调制开关、第二运算放大器、第四斩波调制开关、第五斩波调制开关、第三运算放大器和第六斩波调制开关，第一斩波调制开关和第二斩波调制开关分别对第一运算放大器的输入级和输出级进行斩波调制；所述第三斩波调制开
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议