半导体工艺-集成电路制造技术-答案-1,2单元

第一单元 习题
1. 以直拉法拉制掺硼硅锭,切割后获硅片,在晶锭顶端切下的硅片,硼浓度为3×1015atoms/cm3。当熔料的90%已拉出,剩下10%开始生长时,所对应的晶锭上的该位置处切下的硅片,硼浓度是多少?
已知:C0B=3×1015atoms/cm3kB=0.35;由得:
硅熔料中硼的初始浓度为:
    C0延边州人事局l= C0B / kB=3×1015 /0.35≈8.57×1015 atoms/cm3
得:
剩下10%熔料时,此处晶锭的硼浓度为:
    C90%B= kB C0l×0.1 kB-1= 0.35×8.57×1015×0.10.35-1=1.34×1016
2. 硅熔料含0.1%原子百分比的磷,假定溶液总是均匀的,计算当晶体拉出10%,50%,90
蠡县李莎莎%时的掺杂浓度。
已知:硅晶体原子密度为:5×1022 atoms/cm3, 0.1%原子百分比的磷, 熔料中磷浓度为:
C0p=5×1022 ×0.1=5×1019atoms/cm3kp=0.8
危机公关论文计算得:
    C10%p= kP C0p×0.9 kp-1=0.8×5×1019×0.9-0.2=4.09×1019 atoms/cm3
    C50%p=0.8×5×1019×0.5-0.2=4.59×1019 atoms/cm3
    C90%p=0.8×5×1019×0.1-0.2=6.34×1019 atoms/cm3
3. 比较硅单晶锭CZMCZFZ三种生长方法的优缺点?
答:
    CZ法工艺成熟可拉制大直径硅锭,但受坩锅熔融带来的O杂质浓度高,存在一定杂质分布,因此,相对于MCZFZ,生长的硅锭质量不高。当前仍是生产大直径硅锭的主要方法。
    MCZ法是在CZ技术基础上发展起来的,生长的单晶硅质量更好,能得到均匀、低氧的大直径硅锭。但MCZ设备较CZ设备复杂得多,造价也高得多,强磁场的存在使得生产成本也大幅提高。MCZ法在生产高品质大直径硅锭上已成为主要方法。
    FZ法与CZMCZ法相比,去掉了坩埚,因此没有坩埚带来的污染,能拉制出更高纯度、无氧的高阻硅,是制备高纯度,高品质硅锭,及硅锭提存的方法。但因存在熔融区因此拉制硅锭的直径受限。FZ法硅锭的直径比CZMCZ法小得多。
4. 直拉硅单晶,晶锭生长过程中掺杂,需要考虑哪些因素会对硅锭杂质浓度及均匀性带来影响?
答:
    直拉法生长单晶时,通常采用液相掺杂方法,对硅锭杂质浓度及均匀性带来影响的因素
主要有:杂质分凝效应,杂质蒸发现象,所拉制晶锭的直径,坩锅内的温度及其分布。
5. 磁控直拉设备本质上是模仿空间微重力环境来制备单晶硅。为什么在空间微重力实验室能生长出优质单晶。
答:
    直拉生长单晶硅时,坩埚内熔体温度呈一定分布。熔体表面中心处温度最低,坩埚壁面和底部温度最高。熔体的温度梯度带来密度梯度,坩埚壁面和底部熔体密度最低,表面中心处熔体密度最高。地球重力场的存在使得坩埚上部密度高的熔体向下,而底部、壁面密度低的熔体向上流动,形成自然对流。坩埚也就越来越大,熔体对流更加严重,进而形成强对流。熔体的流动将坩埚表面融入熔体的氧不断带离坩埚表面,进入熔体内;而且熔体强对流也使得单晶生长环境的稳定性变差,引起硅锭表面出现条纹,这有损晶体均匀性。如果在单晶炉上附加一强磁场,高温下具有高电导特性的熔体硅的流动因载流子切割磁力线而产生洛仑兹力,洛伦兹力与熔体运动方向及磁场方向相互垂直,磁力的存在相当于增强了熔体的粘性,从而熔体的自然对流受阻。
空间微重力实验室,地球重力场可以忽略,在坩锅内的熔体就不会因密度梯度形成自然对流,因此能生长出优质单晶
6. 硅气相外延工艺采用的衬底不是准确的晶向,通常偏离(100)或(111)等晶向一个小角度,为什么?
答:
    从硅气相外延工艺原理可知,硅外延生长的表面外延过程是外延剂在衬底表面被吸附分解出Si原子,他迁移到达结点位置停留,之后被后续的Si原子覆盖,该Si原子成为外延层中原子。因此衬底表面结点位置的存在是外延过程顺利进行的关键,如果外延衬底不是准确的(100)或(111)晶面,而是偏离一个小角度,这在其表面就会有大量结点位置,所以,硅气相外延工艺采用的衬底通常偏离准确的晶向一个小角度
7. 外延层杂质的分布主要受哪几种因素影响?
外延温度,衬底杂质及其浓度,外延方法,外延设备等因素影响。
8. 异质外延对衬底和外延层有什么要求?
对于B/A型的异质外延,在衬底A上能否外延生长B,外延层B晶格能否完好,受衬底A与外延层B的兼容性影响。衬底与外延层的兼容性主要表现在三个方面:
其一,衬底A与外延层B两种材料在外延温度不发生化学反应,不发生大剂量的互溶现象。即AB的化学特性兼容;
其二,衬底A与外延层B的热力学参数相匹配,这是指两种材料的热膨胀系数接近,以避免生长的外延层由生长温度冷却至室温时,因热膨胀产生残余应力,在B/A界面出现大量位错。当AB两种材料的热力学参数不匹配时,甚至会发生外延层龟裂现象。
其三,衬底与外延层的晶格参数相匹配,这是指两种材料的晶体结构,晶格常数接近,以避免晶格结构及参数的不匹配引起B/A界面附近晶格缺陷多和应力大的现象。
9. 电阻率为2-3Ωcmn-Si,杂质为磷时,5千克硅,需掺入多少磷杂质?
已知:ρp=2-3Ωcmσp=2.33 g/cm3
    由图1-13ρ~n曲线可得:np≈1×1016 atoms/cm3
    掺入磷的原子数为: atoms
磷原子量为30.97;原子量单位为1.6606×10-27kg,掺杂的质量应为:
电泳工艺需掺入磷1.661×10-21×30.97×2.146×1019≈1.1mg
10. 比较分子束外延(MBE)生长硅与气相外延(VPE)生长硅的优缺点。
答:
    MBEVPE相比生长硅,MBE可精确控制外延层厚度,能生长极薄的硅外延层;且外延温度低,无杂质再分布现象,且工艺环境清洁,因此硅外延层杂质分布精确可控,能形成复杂杂质结构的硅外延层。但MBE工艺设备复杂、工艺成本高、效率低。
第二单元习题解答
1. SiO2膜网络结构特点是什么?氧和杂质在SiO2网络结构中的作用和用途是什么?对SiO2膜性能有哪些影响?
二氧化硅的基本结构单元为Si-O棕黑锦蛇四面体网络状结构,四面体中心为硅原子,四个顶角上为氧原子。对SiO2网络在结构上具备“长程无序、短程有序”的一类固态无定形体或玻璃体。半导体工艺中形成和利用的都是这种无定形的玻璃态SiO2
氧在SiO2网络中起桥联氧原子或非桥联氧原子作用,桥联氧原子的数目越多,网络结合越紧密,反之则越疏松。在连接两个Si-O四面体之间的氧原子
掺入SiO2中的杂质,按它们在SiO2网络中所处的位置来说,基本上可以有两类:替代(位)式杂质或间隙式杂质。取代Si-O四面体中Si原子位置的杂质为替代(位)式杂质。这类杂质主要是AA元素,如BP等,这类杂质的特点是离子半径与Si原子的半径相接近或更小,在网络结构中能替代或占据Si原子位置,亦称为网络形成杂质。
由于它们的价电子数往往和硅不同,所以当其取代硅原子位置后,会使网络的结构和性质发生变化。如杂质磷进入二氧化硅构成的薄膜称为磷硅玻璃,记为PSG;杂质硼进入二氧化硅构成的薄膜称为硼硅玻璃,记为BSG。当它们替代硅原子的位置后,其配位数将发生改变。
具有较大离子半径的杂质进入SiO2网络只能占据网络中间隙孔(洞)位置,成为网络变形(改变)杂质,如NaKCaBaPb等碱金属、碱土金属原子多是这类杂质。当网络改变杂质的氧化物进入SiO2后,将被电离并把氧离子交给网络,使网络产生更多的非桥联氧离子来代替原来的桥联氧离子,引起非桥联氧离子浓度增大而形成更多的孔洞,降低网络结构强度,降低熔点,以及引起其它性能变化。
2. SiO2系统中存在哪几种电荷?他们对器件性能有些什么影响?工艺上如何降低他们的密度?
在二氧化硅层中存在着与制备工艺有关的正电荷。在SiO2内和SiO2-Si界面上有四种类型的电荷:可动离子电荷:Qm;氧化层固定电荷:Qf;界面陷阱电荷:Qit ;氧化层陷阱电荷:Q3m公司Ot。这些正电荷将引起硅/二氧化硅界面p-硅的反型层,以及MOS器件阈值电压不稳定等现象,应尽量避免。
1)可动离子电荷(Mobile ionic chargeQm主要是Na+K+H+等荷正电的碱金属离子,这些离子在二氧化硅中都是网络修正杂质,为快扩散杂质,电荷密度在1010~1012/
cm2。其中主要是Na+,因为在人体与环境中大量存在Na+,热氧化时容易发生Na+沾污。
Na+离子沾污往往是在SiO2层中造成正电荷的一个主要来源。这种正电荷将影响到SiO2层下的硅的表面势,从而,SiO2层中Na+的运动及其数量的变化都将影响到器件的性能。进入氧化层中的Na+数量依赖于氧化过程中的清洁度。现在工艺水平已经能较好地控制Na+的沾污,保障MOS晶体管阈值电压VT的稳定。
存在于SiO2中的Na+,即使在低于200的温度下在氧化层中也具有很高的扩散系数。同时由于Na以离子的形态存在,其迁移(transport)能力因氧化层中存在电场而显著提高。为了降低Na+的沾污,可以在工艺过程中采取一些预防措施,包括:①使用含氯的氧化工艺;②用氯周期性地清洗管道、炉管和相关的容器;③使用超纯净的化学物质;④保证气体在传输过程的清洁。另外保证栅材料(通常是多晶硅)不受沾污也是很重要的。使用PSGBPSG玻璃钝化可动离子,可以降低可动离子的影响。因为这些玻璃体能捕获可动离子。用等离子淀积氮化硅来封闭已经完成的芯片,氮化硅起阻挡层的作用,可以防止Na+、水汽等有害物的渗透。
2)固定离子电荷(Fixed Oxide ChargeQf通常是带正电,但是在某些情况下也可能带负电,它的极性不随表面势和时间的变化而变化,所以叫它固定电荷。这种电荷是指位于距离Si-SiO2界面3nm的氧化层范围内的正电荷,又称界面电荷,是由氧化层中的缺陷引起的,电荷密度在l010~1012/cm-2。然而在超薄氧化层(3.0nm)中,电荷离界面更近,或者是分布于整个氧化层之中。
固定离子电荷的来源普遍认为是氧化层中过剩的硅离子,或者说是氧化层中的氧空位。由于氧离子带负电,氧空位具有正电中心的作用,所以氧化层中的固定电荷带正电。固定氧化层电荷的能级在硅的禁带以外,但在SiO2禁带中。
硅衬底晶向、氧化条件和退火温度的适当选择,可以使固定正电荷控制在较低的密度。同时降低氧化时氧的分压,也可减小过剩Si+的数量,有助于减小固定正电荷密度。另外,含氯氧化工艺也能降低固定正电荷的密度。

本文发布于:2024-09-21 13:16:18,感谢您对本站的认可!

本文链接:https://www.17tex.com/xueshu/210721.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:外延   杂质   熔体   生长   离子
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议