74hc595的引脚功能和作用

描述

74HC59574HC595是硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。移位寄存器和存储器是分别的时钟。数据在SHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。 8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。

[编辑本段]特点

8位串行输入 /8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率

[编辑本段]输出能力

并行输出，总线驱动；串行输出；标准中等规模集成电路 595移位寄存器有一个串行移位

输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

[编辑本段]参考数据

CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压

[编辑本段]引脚说明

符号引脚描述 Q0…Q7 15， 1， 7 并行数据输出 GND 8 地 Q7’ 9 串行数据输出 MR 10 主复位（低电平） SHCP 11 移位寄存器时钟输入 STCP 12 存储寄存器时钟输入 OE 13 输出有效（低电平） DS 14 串行数据输入 VCC 16 电源

[编辑本段]功能表

输入输出功能 SHCP STCP OE MR DS Q7’ Qn × × L ↓ × L NC MR为低电平时仅仅影

响移位寄存器 × ↑ L L × L L 空移位寄存器到输出寄存器 × × H L × L Z 清空移位寄存器，并行输出为高阻状态 ↑ × L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入，例如，以前的状态6（内部Q6”）出现在串行输出位。 × ↑ L H × NC Qn’ 移位寄存器的内容到达保持寄存器并从并口输出 ↑ ↑ L H × Q6’ Qn’ 移位寄存器内容移入，先前的移位寄存器的内容到达保持寄存器并出。

[编辑本段]注释

H＝高电平状态 L＝低电平状态 ↑＝上升沿 ↓＝下降沿 Z＝高阻 NC＝无变化 ×＝无效当MR为高电平，OE为低电平时，数据在SHCP上升沿进入移位寄存器，在STCP上升沿输出到并行端口。

74HC595 功能简介

2011-02-07 18:27

74HC595，是为Motorola的SPI总线开发的一款串并转换芯片。由于74HC595的输入输出电平兼容LSTTL,NMOS,CMOS电平，且具有较强的输出负载能力，而被广泛地运用于

MCU（微控制器）、MPU财会通讯>2010年陕西高考作文（微处理器）的I/O口扩展。

74HC595在5V供电的时候能够达到30MHz的时钟速度，每个并行输出端口均能承受20mA的灌电流和拉电流。这个特点保证了不用增加额外的扩流电路即可轻松的驱动LED。它输入端允许500nS的上升（下降）时间，对严重畸形的时钟脉冲仍能检测。这样就可以容纳较大的传输线对地电容，使本设计的抗干扰能力增强。

74HC595并行输出端与LED模块列线之间通过20Ω的电阻连接，这里电阻起到分压，去除红LED的并联嵌位作用。使红绿两组LED均能正常发光。

无驱摄像头由于LED显示屏的工作电流时刻在变化，造成了系统电压的波动。这种电压波动有高频成分，也有低频成分。轻则对周围无线电环境造成电磁污染，重则使系统时钟紊乱，逻辑错误。为避免此，在每个74HC595的电源VCC和GND旁边都并联了两个电容，用于滤波和退耦。稳定系统电压，旁路掉电源中的高频脉动成份。消除自激，减小对外杂散电磁辐射，提高EMI电磁兼容性。

74HC595的引脚及逻辑功能如图4.2

图4.2 74HC595管脚图 74HC595逻辑图

74HC595的管脚功能描述见表4.1：

最后一分钟教学设计

管脚号	管脚名称	管脚功能描述
1	QB	锁存器输出，三态
2	QC	锁存器输出，三态
3	QD	锁存器输出，三态
4	QE	锁存器输出，三态
5	QF	锁存器输出，三态
6	QG	锁存器输出，三态
7	QH	锁存器输出，三态
8	GND	电源地
9	SQH	串行输出，用于级联。无三态输出功能
10	Reset	低电平有效，当此管脚上出现低电平时，将复位内部的移位寄存器，但不影响8位锁存器的值
11	Shift Clk	移位寄存器时钟输入，上升沿将把A脚上的数据移入内部寄存器
12	Latch Clk	锁存时钟输入，上升沿将把内部移位寄存器的值锁存起来
13	Output Enable	低电平有效，将锁存器的输出映射到输出并行口（QA-QH）上。当输入高电平时，高阻态，同时本芯片的串行输出无效
14	A	串行数据输入，数据从这个管脚移进内部的8位串行移位寄存器
15	QA	锁存器输出，三态
16	VCC	电源正，2-6V DC

表syn4.1 74HC595的管脚功能描述

595貌似有很多功能的，点阵中用到的串行输入并行输出是其中的一个功能，是通过寄存器选折的。在点阵中595用来做行的扫描，列扫描一般用译码器，74HC154或者138之类的。行扫描主要处理字模，需要把整个字的字模都打入到595芯片，通过595来处理，通过子模各个位的移动来实现要显示的字（该情况用于动态的移动），静态直接就是把所有字模一次打入后直接显示一下。

刚做过一个595的驱动，就是串行转并行，配合时序SCK，RCK,DATA就可以了

void shift_b595_out1(uchar *dat, uchar count)

{

SRCK =0;

RCK =0;

data_tp =dat[count];

for(i=0; i<16; i++)

{

DMLswitch(i)

{

case 3:

case 4:

case 5:

case 8:

case 9:

if(data_tp&0x80) // Ensure the effecient bit is the higher 5 bits.

本文发布于:2024-09-22 07:31:06，感谢您对本站的认可！

本文链接：https://www.17tex.com/xueshu/190814.html

上一篇：PIC16F877A单片机中文文献

下一篇：通信网络-基于MODBUS协议的无线数据采集管理系统

标签：输出寄存器移位串行并行

留言与评论（共有 0 条评论）