首页 > 学术百科

AD9850数据手册

模拟器件 COMS工艺，125MHZ 完整的DDS频率合成器

AD9850

特点

125M时钟频率

片内高性能DAC转换器和高速比较器

DAC SFDR > 50 dB @ 40 MHz AOUT

32位频率控制字

简单的控制接口：串行或并行装载模式

可进行相位调节

3.3V或5V单电源供电

低功耗：380 mW @ 125 MHz (5 V)

155 mW @ 110 MHz (3.3 V)

省电模式

超小型28引脚SSOP封装

应用

频率/相位——方便的正弦波合成

针对数字通信的时钟恢复和锁存电路

数控ADC编码发生器

灵活的本机振荡器应用

概述

AD9850是一款高度集成的设备，采用先进的DDS技术，结合内部高速，高性能的D / A转换器和比较器，以构成一个完整的，数字可编程频率合成器和时钟发生器。当连接到一个准确的时钟源时，AD9850产生一个频谱纯净，频率/相位可编程的模拟输出正弦波。这个正弦波可以直接使用作为频率源，或者它可以被转变为方波作为精准时钟发生器使用。AD9850先进的高速DDS内核提供了一个32位的频率调谐字，这使得其在外部125MHZ参考时钟的输入下，分辨率可达0.0291HZ。 AD9850的电路架构使得其产生的最高输出频率为其参考的基准时钟频率的一半（或62.5兆MHZ），而且其输出频率是数控可变的，速率高达次每秒。该器件还提供了5位的相位控制字，从而使其输出信号的相位该变量可以为180°，90°，45°，22.5°，11.25°，以及它们的任意组合。 AD9850还包含一个高速比较器，该比较器可以输入经过滤波（外部）的片内DAC产生的信号以生成一个低抖动方波输出。这使得该芯片可以作为精准的时钟信号源。

AD9850的频率调谐，控制和相位调制字是通过一个并行字节或方式载入到芯片内部的。并行载入格式由五个8位的控制字组成。控制字的第一个字节用来进行相位控制、电源休眠和选择工作方式。字节2到5是32为频率控制字。串行载入通过单个引脚将40个字节串行输入。完整的DDS芯片AD9850采用先进的CMOS工艺，使得这种突破性的功能和性能能运

行在仅有155毫瓦的功耗下（3.3 V电源）。

AD9850的28引脚SSOP封装和表面贴装型封装使其变得很节省空间。它的额定工作温度范围为工业扩展级温度范围：-40°C至+85°C。

AD9850——规格书(VS = 5 V5% except as noted, RSET = 3.9)

遥远的拥抱

电流变换器参数	温度	测试水平	AD9850BRS 最小典型最大			单位
时钟输入特征频率范围 5V供电 3.2V供电脉宽高/低 5V供电 3.2V供电	Full Full 25°C 25°C	IV IV IV IV	1 1 3.2 4		125 110	MHZ MHZ Ns ns
DAC 输出特征全电流输出 RSET = 3.9 RSET = 1.95 误差增益温度系数增益输出偏移输出偏移温度系数非线性差分非线性积分输出转换率(50,2pF Load) 输出阻抗输出电容相应电压无杂散动态范围（SFDR）宽带(奈奎斯特带宽) 1MHZ模拟输出 20MHZ模拟输出 40MHZ模拟输出窄频带 40.13579 MHz ±50 kHz 40.13579 MHz ±200 kHz 4.513579 MHz ±50 kHz/20.5 MHz CLK 4.513579 MHz ±200 kHz/20.5 MHz CLK	25°C 25°C 25°C Full 25°C Full 25°C 25°C 25°C 25°C 25°C 25°C 25°C 25°C 25°C 25°C 25°C 25°C 25°C	V V I V I V I I V IV IV I IV IV IV IV IV IV IV	-10 50 63 50 46	10.24 20.48 150 50 0.5 0.5 400 120 72 58 54 80 77 84 84	+10 10 0.75 1 8 1.5	mA mA %FS ppm/°C A na/°C LSB LSB K/s pF V dBc dBc dBc dBc dBc dBc dBc
比较器输入特征输入电容输入电阻输入电流输入电压范围比较器补偿	25°C 25°C 25°C 25°C F特别响非常近ull	V IV I IV VI	500 -12 0 30	3	+12 VDD 30	pF A V mV
参数	温度	测试水平	AD9850BRS 最小典型最大			单位
比较器输出特征逻辑1电压 5V供电逻辑1 电压 3.3V供电逻辑0电压转换延迟，5V供电（15pF负载）转换延迟，3.3V供电（15pF负载）上升/下降时间，5V供电（15pF负载）上升/下降时间，3.3V供电（15pF负载）输出抖动	Full Full Full 25°C 25°C 25°C 25°C 25°C	VI VI VI V V V V V	4.8 3.1	5.5 7 3 3.5 少年电脑世界 80	0.4	V V V ns ns ns ns ps
时钟输出特性时钟输出周期	25°C	IV		50±10		%
CMOS逻辑输入(包括时钟输入) 逻辑1电压 5V供电逻辑1 电压 3.3V供电逻辑0电压逻辑1电流逻辑0电流输入电容	25°C 25°C 25°C 25°C 25°C 25°C	I IV IV I I V	3.5 2.4	3	0.8 12 12	V V V A A pF
电源（A酸化油OUT = 1/3 CLKIN) +VS 电流 62.5 MHz 时钟, 3.3 V 供电 110 MHz 时钟, 3.3 V 供电 62.5 MHz 时钟, 5 V 供电 125 MHz 时钟, 5V 供电 PDISS 62.5 MHz 时钟, 3.3 V 供电 110 MHz 时钟, 3.3 V 供电 62.5 MHz 时钟, 5 V 供电 125 MHz 时钟, 5V 供电 PDISS 休眠模式 5V供电 3.3V供电	Full Full Full Full Full Full Full Full F西村工人体育场ull Full	VI VI VI VI VI VI VI VI V V		30 47 44 76 100 155 220 380 30 10	48 60 64 96 160 200 320 480	mA mA mA mA mW mW mW mW mW mW

时间特征(VS = 5 V5% except as noted, RSET = 3.9 k_)

本文发布于:2024-09-22 10:23:10，感谢您对本站的认可！

本文链接：https://www.17tex.com/xueshu/158300.html

上一篇：DDS系统的杂散分析及对策研究

下一篇：基于Multisim和VHDL的DDS仿真

标签：时钟输出频率输入控制相位字节

留言与评论（共有 0 条评论）