DDS信号发⽣器原理与经典DDS信号发⽣器设计⽅案 DDS信号发⽣器采⽤直接数字频率合成（Direct Digital Synthesis，简称DDS）技术，把信号发⽣器的频率稳定度、准确度提⾼到与基准频率相同的⽔平，并且可以在很宽的频率范围内进⾏精细的频率调节。采⽤这种⽅法设计的信号源可⼯作于调制状态，可对输出电平进⾏调节，也可输出各种波形。 DDS原理
在介绍DDS信号发⽣器原理之前我们先了解⼀下DDS原理。
若对⼀正弦波形进⾏采样，每周期为 m 个采样点，分别记为 1～m。 对应每次参考时钟 f c ， 输出⼀个采样点，输出图中所⽰的⼀个周期的正弦，需要 m 个时钟周期，则输出的波形频率为 f a =f c/m。对于这种情况， 每次时钟到来时，相位累加器加 1 ，则就会在第 i 个时钟周期输出 第 i 个采样点（ i = 1～m） ，第 m + 1 个时钟输出第 1 个采样点，以此循坏，这时的相位累加器实 际上是步进为 1 的模 m 计数器。 如果每次时钟到来时， 总是间隔⼀个采样点输出，即相位累 加器的步进为 2 ，这时在第 i 个周期输出第 2i 个采样点，输出波形如图 1. 2 的波形 b，显然波 形 b 的频率是 a 的 2 倍，即 f b = 2 f a 。
综上所述，如果相位累加器的步进为 B， 则输出波形的频率为 B×f a ， f a 是最⼩的输 出频率称为频
BASE MHGLL率分辨率或步进间隔， B 为频率控制字。给定不同的频率控制字即可输出不同 的频率。频率输出公式为： f 0 = fc/m* B华北煤炭医学院学报
在实际设计中，如果累加器长度为N ，则可以有2^N 个存储单元存储采样数据，如果我们 对⼀个周期的波形进⾏2N 个点的采样，即m = 2^N ， 此时输出频率f o 和系统时钟频率f c ，相 位累加器长度N 以及频率控制字B的关系为：
f0 = fc*B/(2^N)
为了使波形输出不失真，根据奈奎 斯特定理，fc>=2fc，所以 B最⾼为2^ N - 1 。另外要提⾼DDS 的
精度，就需要分母越⼤越好，即采样点的个数 越多，越接近实际波形。但实际上不可能提供如此之多的存储空间，这就需要对采样点进⾏量 化。如图1 （c） 所⽰，如果量化单位为K，则前K 个点的值总是相同的，为采样值1 ，第⼆组K 个 采样点的值为采样值2 ，以此类推，第i 组K 个采样点的值为采样值i ， 共需要m/K个存储单元 来存储m/K个采样点。
t5003
DDS 的杂散来源之⼀就是相位累加器相位舍位造成的杂散。现有的频率控制主要采⽤ ⼆进制频率控制原理。这是因为 FPGA 采⽤⼆进制的数据处理机制以及波形存储器的⼆进 制寻址⽅式，所以通常情况下 mK、m、K 都是⼆进制整数，如 m = 2^N ，这就要求对计算结果进⾏⼗进制近似取舍，造成了波形发⽣器的输出频率以及频率分辨率存在⽆法消除的误差。
DDS 以数控振荡器的⽅式，产⽣频率、相位可控制的正弦，电路包括了基准时钟源、相位累加器、相位调制器、正弦ROM 查表、D/A 转换 器和低通滤波器等。
频率控制字B 和相位控制字N分别控制DDS 所输出的正弦波的频率和相 位。DDS 系统的核⼼是相位累加器，它由⼀个N 位累
加器与N 位相位寄存器构成。时钟脉冲每触发⼀次， 累加器便将频率控制数据与相位寄存器输出的累加相位数据相加， 然后把
相加后的结果送⾄相位寄存器的数据输⼊端。 相位寄存器将累加器在上⼀个时钟作⽤后所产⽣的新相位数据反馈到累加器的输⼊
端， 以使加法器在下⼀个时钟的作⽤下继续与频率控制数据相加。 这样， 相位累加器在参考时钟的作⽤下将进⾏线性相位累
加， 当相位累加器累加满时， 就会产⽣⼀次溢出， 以完成⼀个周期性的动作， 这个周期就是DDS 合成信号的⼀个频率周期，
相位累加器的溢出频率就是DDS 输出的信号频率。 相位寄存器的输出与相位控制字相加， 结果作为正弦查表的地址。 查表
由ROM 构成， 其内部存有⼀个完整周期正弦波的数字幅度信息， 每个查表的地址对应正弦波中的⼀个相位点。 查表把输⼊
地址信息映射成正弦波幅度信号， 同时输出到D/A 转换器的输⼊端， 通过D/A 可将数字量形式的波形幅值转换成所要求的合成频
率模拟量形式信号。 低通滤波器⽤于衰减和滤除不需要的取样分量， 以便输出频谱纯净的正弦波信号。
DDS信号发⽣器原理
DDS信号发⽣器原理是建⽴在采样定理基础上，⾸先对需要产⽣的波形进⾏采样，将采样值数字化后存⼊存储器作为查表，然后通过查表读取数据，再经D/A转换器转换为模拟量，将保存的波形重新合成出来。DDS基本原理框图如图所⽰。
除了滤波器之外，DDS系统都是通过数字集成电路实现的，易于集成和⼩型化。系统的参考时钟源通常是⼀个具有⾼稳定性的晶体振荡器，为各组成 部分提供同步时钟。频率控制字（FSW）实际上是相位增量值（⼆进制编码）作为相位累加器的累加值。相位累加器在每⼀个参考时钟脉冲输⼊时，累加⼀次频率，其输出相应增加⼀个步长的相位增量。由于相位累加器的输出连接在波形存储器（ROM）的地址线上，因此其输出的改变就相当于查表。这样就可以通过查表 把存储在波形存储器内的波形抽样值（⼆进制编码）查出来。ROM的输出送到D/A转换器，经D/A转换器转换成模拟量输出。
DDS信号发⽣器设计
1、⽅案设计与论证
设计的DDS信号发⽣器系统以STC89C52芯⽚为核⼼控制，通过可编程放⼤电路实现了正弦波、⽅波的输出功能，其频率步进值和幅度步进值达到了设计要求。
本设计采⽤直接数字频率合成。单⽚机从键盘获得控制信息，控制两路DDS芯⽚AD9850产⽣的两路设定频率的正弦波和⽅波。输出信号经过调整后输⼊AD7524可以在单⽚机的控制下完成对信号的程控误差。从DDS模块输出的两路信号经过低通滤波和直流偏置将两路信号输⼊模拟乘法器AD835，⼀路作为载波，⼀路作为调制波，从AD835产⽣调制波。同时可以将DDS信号输⼊到CD4046B芯⽚进⾏振荡输出调频信号。幸福的小河
整体设计⽅案：以单⽚机STC89C52为核⼼，完成四⽅⾯的功能：采⽤DDS专⽤芯⽚AD9850产⽣正弦波和⽅波，⾼带DA转换器
AD7524控制AM调制度，接收红外遥控的控制码，同进LCD液晶显⽰所有数据。其系统如图所⽰。
2、理论分析、计算与各模块设计
（1）DDS波形产⽣电路设计
DDS基本原理：正弦波形⼀个周期离散样点的幅值数字量存于ROM（或RAM）中，按⼀定的地址间隔（相位增量）读出，由D/A转换成模拟正弦信号，经过低通滤波，滤除D/A带来的⼩台阶和数字电路产⽣的⽑刺，即可获得所需要的正弦信号。AD9850可以产⽣正弦波、⽅波。AD9834内部的相位累加器的字宽为32位，SIN函数表有4096样点值，因此32位的相位累加器输出仅截取12位⽤于查表。其内部原理框图如下：
AD9850参数：
最⾼参考时钟为125MHz，输出频率分辨率可达0.0291Hz，允许产⽣最⾼输出频率62.5MHz。芯⽚内部提供5bits数字控制相位调制，
AD9850有32位相位累加器，⽽ROM为14位，将32位累加器的输出截⾼位的14位输⼊正弦（ROM）查询表，从查询表输出给
D/A。D/A的输出是两个互补的模拟电流，在12脚处接⼀个电阻Rset，使满量程输出为10～20mA电流，经过滤波器输出正弦波。
淀粉酶抑制剂 AD9850主要引脚说明：
1、（D0～D7）：8bit数据输⼊端。⽤于下载32bit频率调节字和8bit相位控制字。
2、（W-CLK）：字装载时钟，⽤于装载并⾏或串⾏的频率/相位/控制字
3、（RSET）：DAC外接电阻，该电阻决定DAC输出电流的最⼤值。对于典型应⽤（IOUTmax=10mA）时，RSET的值为3.9kΩ，另⼀端连接到地线。外接电阻RSET与DAC输出电流 IOUT的关系为
电路原理图如图2-2所⽰：
图2-2 DDS波形产⽣电路
（2）程控衰减电路设计
程控衰减电路由D/A转换芯⽚AD7524构成，主要利⽤此D/A芯⽚的可程控电阻⽹络构成基于AD7524构成的程控衰减器，⽽在其输出端得到幅度可控的正弦波。由AD7524的8位数据输⼊端进⾏控制，可
实现1~1/56级衰减。其相关电路如图2-3所⽰：
图2-3 程控衰减电路
教材插图
（3）模拟AM电路设计
该电路选⽤AD835作为乘法器，将载波和调制信号相乘得AM信号，其两路输⼊信号幅值可达到-1V—+1V，对噪声可形成较强的抑制能⼒。另外，普通双边带调制需要调制信号叠加直流成分，因此调
制信号在输⼊到乘法器前需经过电平转换电路为调制信号叠加适当的直流。由于前级的调制信号是由程控衰减器输出，所以在程控衰减器初始输出的情况下，可以通过调节电平转换电路的直流偏置，使模拟AM 电路的初始输出的调幅波形的调制度调整⾄1。这样设置可以为之后的程控调制带来⽅便。通过P8的跳线可以选择调制波为⽅波，从⾯实现ASK调制。其电路如图所⽰。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议