一种基于ahb-lite总线协议的dma控制器实现

• 110
复旦论坛
ELECTRONICS WORLD ・
七年级英语教学论文技术交流
传统基于ARM 内核AMBA 总线架构的DMA 控制器直接挂载在AHB 总线上,这类DMA 控制器大多具有
主从两套接口在AHB 总线上完成不同模块之间的数据读写,传输时DMA 控制器代替MCU 作为主机占用总线;而AHB-LITE 总线协议作为一种简化版的AHB 协议的,并不支持多主机共存,现本文针对AHB-LITE 协议提供一种DMA 控制器的IP 设计方案,完成SOC 芯片外设接口与内存之间的数据交互。
1  概述
1.1  SOC片上系统
在集成电路设计领域,随着半导体工艺的进步,设计者愈发青睐于将复杂的电路系统集成在单硅片上,SOC (System On Chip )应运而生(汪健.SoC 设计的关键技术[J].集成电路通讯,2006(01):1-10.)。SOC 即系统级芯片,是一种基于IP (intellectual property )核的ASIC (Application Specific Integrated Circuit )设计方式,由于IP 核的积累及可复用性,ASCI 设计的效率得以大大提高。本设计将在基于ARM CORTEX-M4内核AMBA 总线架构的SOC 系统上展开。1.2  AHB-LITE协议
AMBA (Advanced Micro-controller bus architecture )总线架构是由ARM 公司开发的一种片上总线规范,作为一种主流架构协议被SOC 开发者广泛采用(周彩宝,刘应学.ARM 体系以及AMBA 总线分析[J].计算机工程,2003(05):147-149+176.)其中AHB (Advanced High-performance Bus )协议是AMBA 总线规范的一部分,可实现多主多从的SOC 系统,而AHB-LITE 协议相当于AHB 的一个子集,
仅支持单主机系统,不含有总线仲裁。1.3  DMA控制器
DMA 控制器是一种直接内存储访问的设备,常见于SOC 芯片,大大改善了传统数据传输方式中数据必须经过CPU 而带来的系统性能降低等问题。在采用DMA 方式完成数据传输的时候,DMA 控制器将代替MCU 作为整个系统的主机主导数据传输。传统DMA 设备挂载与总线上,分别具有一主一从两套接口完成内存与外设接口的数据传输,MCU 与DMA
对总线的控制受到总线仲裁器的调度。
图1 传统DMA控制器由于本设计将采用AHB-LITE 协议的设计方案,MCU 将作为唯一的主机,不能支持DMA 作为主机对总线进行控制,故需要另辟蹊径。
范霍恩2  系统设计
2.1  系统框架
求学商城
本设计将在AHB-LITE 总线架构下的SOC 系统上完成,系统中与DMA 设计相关的部分如图2
水电站厂房设计
所示:
缩水甘油
图2 基于AHB-LITE总线架构的DMA控制系统
DMA 控制器有三组接口,分别与伪仲裁器(Fake Arbitrator )模块,系统总线以及外设接口相连(这里的外部接口只以单个UART 示意),DMA 模块与UART 通过简单的握手协议进行数据传输,DMA 模块作为从机挂载在系统总线上接收MCU 的写控制字等命令,DMA 通过伪仲裁器与内存单元进行数据交互。在完成整个DMA 传输过程时,数据并不经过总线。
与传统DMA 控制器有所不同,本设计在内存与总线之间加入了一个伪仲裁器,该模块负责调度DMA
与MCU 对RAM 的控制权,即对两路总线进行多路选择,相当于在AHB-LITE 上又加入了一个子系统。伪仲裁器有三组接口均服从AHB 协议,分别与系统总线,DMA 控制器和内存模块相连接。在进行非DMA 传输的时候,伪仲裁器相当于网线,当DMA 工作的时候,DMA 向伪仲裁器发起申请,伪仲裁器将内存单元的从机接口连接至DMA 的主机接口,完成DMA 与RAM 之间的数据传递。2.2  关键问题的解决
(1)伪仲裁器实际上只是一个挂载在AHB-LITE 上的从机,没有权利对总线仲裁,MCU 无法判断DMA 何时占用内存单元,解决方法为让伪仲裁器模拟内存单元的信号反馈,令通往总线上的hready 信号拉低,使得MCU 保持当前状态,伪仲裁器同时切换总线通道,DMA 完成传输后,伪仲裁器将总线通道切换回给MCU ,同时拉高hready 信号,MCU 将继续完成之后的工作。这种方式实际上
意味着MCU 不需要知道DMA 什么时候与内存单元进行交互,DMA

本文发布于:2024-09-21 15:29:33,感谢您对本站的认可!

本文链接:https://www.17tex.com/xueshu/15625.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:总线   仲裁   内存   设计   完成   系统   数据
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议