存储器装置、其操作方法及包括存储器装置的存储器系统与流程

1.本公开的实施方式涉及半导体设计技术，具体地，涉及支持高速缓存读取操作的存储器装置、该存储器装置的操作方法以及包括该存储器装置的存储器系统。

背景技术：

2.存储器系统是使用诸如硅(si)、锗(ge)、砷化镓(gaas)、磷化铟(inp)等的半导体实现的储存装置。存储器系统分为易失性存储器装置和非易失性存储器装置。易失性存储器装置是在其内所存储的数据在电源中断时丢失的存储器装置。易失性存储器装置的代表性示例包括静态ram(sram)、动态ram(dram)、同步dram(sdram)等。非易失性存储器装置是其内所存储的数据即使在电源中断时也被保留的存储器装置。非易失性存储器装置的代表性示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存、相变随机存取存储器(pram)、磁ram(mram)、电阻ram(rram)、铁电ram(fram)等。闪存主要分为nor型存储器和nand型存储器。
3.近来，计算机环境范式已经转向泛在计算，这使得能够随时随地访问计算机系统。结果，诸如移动电话、数码相机、笔记本电脑等的便携式电子装置的使用已经增加。这种便携式电子装置通常使用或包括使用或嵌入至少一个存储器装置的存储器系统，即，数据储存装置。数据储存装置可以用作便携式电子装置的主储存装置或辅储存装置。
4.在计算装置中，与硬盘不同，实现为非易失性半导体存储器装置的数据储存装置的优点在于：因为不具有机械驱动部(例如，机械臂)，所以它具有优异的稳定性和耐用性，并且具有高数据访问速度和低功耗。这种数据储存装置的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡以及固态驱动器(ssd)。

技术实现要素：

5.本公开的各种实施方式涉及能够有效地执行高速缓存读取操作的存储器装置、该存储器装置的操作方法及包括该存储器装置的存储器系统。
6.本公开要解决的技术问题不限于上述技术问题，并且本公开所属技术领域的技术人员从以下描述将清楚地理解其它未提及的技术问题。
7.根据本发明的实施方式，一种存储器装置可以包括：存储器单元阵列，其包括联接在多条字线和多条位线之间的多个存储器单元；多个页缓冲器，其联接至多条位线，每个页缓冲器包括第一锁存器和第二锁存器；控制电路，其被配置为执行读取与从多条字线当中选择的字线联接的页的数据并将读取的数据存储在第一锁存器中的储存操作、在储存操作之后使所选择的字线放电的放电操作、在储存操作之后将第一锁存器的数据移动到第二锁存器的移动操作、以及在移动操作之后向外部输出第二锁存器的数据的输出操作；以及控制逻辑，其被配置为控制控制电路，使得当在响应于用于高速缓存读取联接至多条字线当中的第一字线的页的数据的第一高速缓存读取命令的输入而执行针对第一字线的储存操作或放电操作的区间中，输入了第二高速缓存读取命令或第三高速缓存读取命令时，针对
第一字线的放电操作的执行区间和移动操作的执行区间彼此至少部分交叠。
8.第二高速缓存读取命令可以是用于高速缓存读取联接至多条字线当中的第二字线的页的数据的命令，并且第三高速缓存读取命令可以是用于在针对第一字线的高速缓存读取操作执行之后结束针对第一字线的高速缓存读取操作的命令。
9.当在执行针对第一字线的储存操作的区间中输入第二高速缓存读取命令或第三高速缓存读取命令时，控制逻辑可以控制控制电路，以在针对第一字线的放电操作的开始时间一起开始移动操作。
10.当在执行针对第一字线的放电操作的区间中输入第二高速缓存读取命令或第三高速缓存读取命令时，控制逻辑可以控制控制电路，以在确定已经输入了第二高速缓存读取命令或第三高速缓存读取命令的时间开始移动操作。
11.当在执行针对第一字线的储存操作或放电操作的区间中输入第二高速缓存读取命令时，控制逻辑可以控制控制电路，以在针对第一字线的放电操作和移动操作完全执行时开始用于准备针对第二字线的储存操作的准备操作，并且可以控制控制电路，以在准备操作完全执行时一起执行针对第二字线的储存操作和输出操作。
12.控制逻辑可以控制控制电路，以执行通过对与第二高速缓存读取命令一起输入的地址进行解码来选择第二字线的操作以及复位第一锁存器的操作，作为准备操作。
13.当在执行针对第一字线的储存操作或放电操作的区间中输入第三高速缓存读取命令时，控制逻辑可以控制控制电路，以在针对第一字线的放电操作和针对第一字线的移动操作完全执行时执行输出操作。
14.根据本发明的实施方式，一种存储器系统可以包括：存储器装置，其包括含有联接在多条字线和多条位线之间的多个存储器单元的存储器单元阵列以及联接至多条位线的多个页缓冲器，每个页缓冲器包括第一锁存器和第二锁存器；以及控制器，其被配置为生成用于高速缓存读取联接至多条字线当中的第一字线的页的数据的第一高速缓存读取命令，将第一高速缓存读取命令传送给存储器装置，生成第二高速缓存读取命令或第三高速缓存读取命令，并将第二高速缓存读取命令或第三高速缓存读取命令传送给存储器装置。当在执行响应于第一高速缓存读取命令而读取联接至第一字线的页的数据并将读取的数据存储在第一锁存器中的第一储存操作、或者执行第一储存操作之后的使第一字线放电的放电操作的区间中，输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置可以以至少部分交叠的方式执行放电操作和将第一锁存器的数据移动到第二锁存器的移动操作。
15.控制器可以生成第二高速缓存读取命令并将第二高速缓存读取命令传送给存储器装置，以便高速缓存读取联接至多条字线当中的第二字线的页的数据，以及在执行针对第一字线的高速缓存读取操作之后，控制器可以生成第三高速缓存读取命令并可以将第三高速缓存读取命令传送给存储器装置，以便结束针对第一字线的高速缓存读取操作。
16.当在执行第一储存操作的区间中输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置可以在放电操作的开始时间一起开始移动操作。
17.当在执行放电操作的区间中输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置可以在确定已经输入第二高速缓存读取命令或第三高速缓存读取命令时开始移动操作。
18.当在执行第一储存操作或放电操作的区间中输入第二高速缓存读取命令时，存储器装置可以在放电操作和移动操作完全执行时开始用于准备读取联接至第二字线的页的数据并将读取的数据存储在第一锁存器中的第二储存操作的准备操作，并且可以在准备操作完全执行时执行第二储存操作和向控制器输出第二锁存器的数据的输出操作。
19.存储器装置可以执行通过对与第二高速缓存读取命令一起输入的地址进行解码来选择第二字线的操作以及复位第一锁存器的操作，作为准备操作。
20.当在执行第一储存操作或放电操作的区间中输入第三高速缓存读取命令时，存储器装置可以在放电操作和移动操作完全执行时执行输出操作。
21.根据本发明的实施方式，一种存储器装置的操作方法，该存储器装置包括：包括联接在多条字线和多条位线之间的多个存储器单元的存储器单元阵列；以及联接至多条位线的多个页缓冲器，每个页缓冲器包括第一锁存器和第二锁存器，操作方法可以包括：响应于第一高速缓存读取命令的输入而将联接至多条字线当中的第一字线的页的数据存储在第一锁存器中的第一储存操作；在第一储存操作之后使第一字线放电的放电操作；在第一储存操作之后将第一锁存器的数据移动到第二锁存器的移动操作；以及当在执行第一储存操作或放电操作的区间中输入第二高速缓存读取命令或第三高速缓存读取命令时，按照执行区间彼此部分交叠的方式执行放电操作的执行区间和移动操作的执行区间的并行执行操作。
22.第二高速缓存读取命令可以是用于高速缓存读取联接至多条字线当中的第二字线的页的数据的命令，并且第三高速缓存读取命令可以是用于在执行针对第一字线的高速缓存读取操作之后结束用于针对第一字线的高速缓存读取操作的命令。
23.并行执行操作可以包括：当在执行第一储存操作的区间中输入第二高速缓存读取命令或第三高速缓存读取命令时，在放电操作的开始时间一起开始移动操作；以及当在执行放电操作的区间中输入了第二高速缓存读取命令或第三高速缓存读取命令时，在确定已经输入了第二高速缓存读取命令或第三高速缓存读取命令时开始移动操作。
24.操作方法还可以包括：响应于第二高速缓存读取命令的输入而将联接至第二字线的页的数据存储在第一锁存器中；在移动操作之后向外部输出第二锁存器的数据；以及当在并行执行操作中输入第二高速缓存读取命令时，在并行执行操作完全执行时开始用于准备第二储存操作的准备操作，并在准备操作完全执行时将第二储存操作和输出操作一起执行。
25.准备操作可以包括通过对与第二高速缓存读取命令一起输入的地址进行解码来选择第二字线的操作以及复位第一锁存器的操作。
26.操作方法还可以包括：当在并行执行操作中输入第三高速缓存读取命令时，在并行执行操作完全执行时执行输出操作。
27.根据本发明的实施方式，一种存储器系统可以包括：存储器装置，其包括多个页以及联接至多条位线的多个页缓冲器，每个页包括联接至多条字线当中的字线的多个单元，每个页缓冲器包括第一锁存器和第二锁存器；控制器，其被配置为依次生成第一高速缓存读取命令和第二高速缓存读取命令。存储器装置可以被配置为：响应于第一高速缓存读取命令而读取多个页当中的第一页的数据；将第一页的数据存储在第一锁存器中；确定在读取第一页的数据并存储第一页的数据时是否接收到第二高速缓存读取命令；以及当确定在
读取第一页的数据并存储第一页的数据时接收到第二高速缓存读取命令时，并行地执行与第一页相关联的第一字线的放电和第一锁存器中所存储的第一页的数据到第二锁存器的移动。
28.存储器装置还可以被配置为向控制器输出第二锁存器中的第一页的数据。
29.根据本技术，在用于支持高速缓存读取操作的存储器装置中，可以并行地执行使字线放电的操作和将感测锁存器的数据移动到高速缓存锁存器的操作，这些操作需要在两个连续的高速缓存读取操作之间执行。
30.因此，可以使高速缓存读取操作所需的时间最小化。
附图说明
31.图1是例示了根据本公开的实施方式的存储器系统的示例的图。
32.图2是例示了根据本公开的实施方式的存储器装置的示例的图。
33.图3是例示了根据本公开实施方式的高速缓存读取操作的示例的图。
34.图4至图7是例示了根据本公开的实施方式的高速缓存读取操作的图。
35.图8是例示了根据本公开的实施方式的高速缓存读取操作的流程图。
具体实施方式
36.下面参照附图更详细地描述本公开的各种示例。然而，本发明的方面和特征可以以不同方式体现以形成包括任何所公开实施方式的变型的其它实施方式。因此，本发明不限于这里阐述的实施方式。相反，提供所描述的实施方式以使得本公开是彻底和完整的，并且将本公开充分地传达给本发明所属领域的技术人员。贯穿本公开，相似的附图标记在整个公开的各个附图和示例中指代相似的部件。注意，对“实施方式”、“另一实施方式”等的引用并不一定表示仅一个实施方式，并且对任何此类短语的不同引用并不一定是同一实施方式。
37.应理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来标识各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与除此之外具有相同或相似名称的另一元件区分开来。因此，在一个实例中的第一元件在另一实例中可以被称为第二元件或第三元件，而不指示元件本身的任何变化。
38.附图不一定按比例绘制，并且在某些情况下，为了清楚地例示实施方式的特征，可能夸大比例。当元件被称为连接或联接至另一元件时，应该理解前者可以直接连接或联接至后者，或者经由它们之间的一个或更多个居间元件而间接连接或联接至后者。此外，还应当理解，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。
39.本文使用的术语仅是出于描述特定实施方式的目的，并非旨在限制本发明。如本文所用的，除非上下文另外明确指示，否则单数形式旨在包括复数形式，反之亦然。类似地，不定冠词“一”和“一个”表示一个或更多个，除非从语言或上下文中清楚地看出旨在仅一个。
40.将进一步理解的是，当在本说明书中使用术语“包括”、“所包括”、“包含”和“所包含”时，其指定了所提及元件的存在并且不排除存在或添加一个或更多其它元件。如本文所
使用的，术语“和/或”包括相关列出项中的一个或更多个的任意组合和所有组合。
41.除非另外定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员鉴于公开内容而通常理解的含义相同含义。还应理解，诸如在常用词典中定义的术语之类的术语应被解释为具有与其在公开内容和相关领域的上下文中的含义一致的含义，而不应以理想化或过度形式化的含义来解释，除非在此明确定义。
42.在以下描述中，阐述了许多具体细节以提供对本发明的透彻理解。本发明可以在没有这些具体细节中的一些或全部的情况下实施。在其它情况下，没有详细描述公知的工艺结构和/或工艺，以免不必要地掩盖本发明。
43.还应注意，在某些情况下，如对相关领域的技术人员而言显而易见的，结合一个实施方式描述的特征或元件可以单独使用或与另一实施方式的其它特征或元件结合使用，除非另外特别说明。
44.下面参照附图详细描述本公开的实施方式，其中相似的附图标记表示相似的元件。
45.图1是例示了根据本公开的实施方式的存储器系统的示例的图。
46.参照图1，数据处理系统可以包括与存储器系统110接合或在操作上联接的主机102。
47.主机102可以包括诸如移动电话、mp3播放器、膝上型计算机等的便携式电子装置以及诸如台式计算机、游戏机、电视机(tv)、投影仪等的电子装置中的任意装置。
48.主机102还包括通常可以管理和控制在主机102中执行的功能和操作的至少一个操作系统(os)。os可以提供与存储器系统110接合的主机102和使用存储器系统110的用户之间的互操作性。os可以支持与用户请求相对应的功能和操作。作为示例而非限制，os可以根据主机102的移动性而分为通用操作系统和移动操作系统。通用操作系统可以根据系统要求或用户环境而划分为个人操作系统和企业操作系统。包括windows和chrome的个人操作系统可能经受对一般用途的支持服务。但是企业操作系统可以专门用于确保和支持高性能，其包括windows服务器、linux、unix等。此外，移动操作系统可以包括android、ios、windows mobile等。移动操作系统可能经受针对移动性的支持服务或功能(例如，省电功能)。主机102可以包括多个操作系统。对应于用户的请求，主机102可以执行与存储器系统110互锁的多个操作系统。主机102可以将与用户请求相对应的多个命令传送到存储器系统110中，从而在存储器系统110内执行与命令相对应的操作。
49.用于存储器系统110的储存装置可以用例如动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置和/或诸如以下的非易失性存储器装置来实现：只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻ram(mram)、电阻ram(rram或reram)和闪存。
50.存储器系统110可以包括控制器130和存储器装置150。存储器装置150可以存储主机102要访问的数据。控制器130可以控制在存储器装置150中存储数据的操作。
51.控制器130和存储器装置150可以集成到单个半导体装置中，该半导体装置可以被包括在如以上在示例中所讨论的各种类型的存储器系统中的任何一种中。
52.作为示例而非限制，控制器130和存储器装置150可以用ssd来实现。当存储器系统
110用作ssd时，连接至存储器系统110的主机102的操作速度可以比用硬盘实现的主机102的操作速度提高更多。另外，控制器130和存储器装置150可以集成到一个半导体装置中以形成诸如pc卡(pcmcia)、紧凑闪存卡(cf)、诸如智能媒体卡(例如，sm、smc)之类的存储卡、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc)、安全数字(sd)卡(例如，sd、迷你sd、微型sd、sdhc)、通用闪存等的存储卡。
53.存储器系统110可以被配置为例如以下的部件：计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板电脑、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(dmb)播放器、3d(3d)电视、智能电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、配置数据中心的储存器、能够在无线环境下发送和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、射频识别(rfid)装置、或配置计算系统的各种组件之一。
54.存储器装置150可以是非易失性存储器装置，并且即使在没有供电的情况下也可以保留其内所存储的数据。存储器装置150可以通过写入操作存储由主机102提供的数据，并且通过读取操作将其内所存储的数据提供给主机102。
55.在本说明书中，作为示例，存储器装置150是nand闪存。根据实施方式，存储器装置150可以实现为三维阵列结构。
56.本公开还可以应用于其中电荷储存层由导电浮置栅(fg)构成的闪存装置、以及其中电荷储存层由绝缘膜构成的电荷俘获闪存(ctf)。
57.具体地，存储器装置150可以包括存储器单元阵列151和多个页缓冲器153。存储器单元阵列151可以包括连接在多条字线(未示出)和多条位线bl之间的多个存储器单元(未示出)。多个页缓冲器153可以通过多条位线bl连接至存储器单元阵列151。即，多个页缓冲器153中的每一个可以连接到至少一条位线bl，以临时存储要从/向至少一个存储器单元读取/写入的至少一位数据。
58.存储器装置150被配置为从控制器130接收命令和地址，并且访问存储器单元阵列151的由地址所选择的区域。即，存储器装置150可以对由地址所选择的区域执行与命令相对应的操作。例如，存储器装置150可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置150将数据编程在由地址所选择的区域中。在读取操作期间，存储器装置150从由地址所选择的区域读取数据。在擦除操作期间，存储器装置150擦除存储在由地址所选择的区域中的数据。
59.根据实施方式，由存储器装置150执行的读取操作可以分类为正常读取操作和高速缓存读取操作。
60.在正常读取操作期间，存储器装置150可以从控制器130接收正常读取命令和地址。存储器装置150可以读取存储在由地址所选择的区域中的数据，并将读取的数据存储在页缓冲器153之一中。然后，存储在页缓冲器153之一中的读取数据可以响应于从控制器130输入的数据输出命令而被输出。
61.在高速缓存读取操作期间，存储器装置150可以从控制器130接收高速缓存读取命令和地址。在高速缓存读取操作期间提供给存储器装置150的地址可以是与多条字线(多个
页)相对应的地址。另选地，在高速缓存读取操作期间提供给存储器装置150的地址可以是根据响应于连续接收的多个高速缓存读取命令中的每一个而设置的方法连续变化的地址。响应于高速缓存读取命令，存储器装置150可以以页为单位连续读取根据高速缓存读取命令所请求的并且对应于多条字线(多个页)的数据。
62.高速缓存读取操作可以是以下操作：读取存储器单元阵列151中包括的多个页当中的一个页的数据，将读取的页数据存储在多个页缓冲器153中，在将存储在多个页缓冲器153中的一个页数据输出到控制器130的同时读取存储器单元阵列151的另一页的数据，以及将读取的另一页的数据存储在多个页缓冲器153中。
63.此时，至少一个页可以联接至存储器单元阵列151中所包括的多条字线之一。例如，当联接至一条字线的多个存储器单元中的每一个是能够存储1位数据的单级单元(slc)时，一个页可以联接至一条字线。此外，当联接至一条字线的多个存储器单元中的每一个是能够存储2位数据的多级单元(mlc)时，两个页可以联接至一条字线。此外，当联接至一条字线的多个存储器单元中的每一个是能够存储3位数据的三级单元(tlc)时，三个页可以联接至一条字线。
64.由于如上所述的至少一个页可以联接至一条字线，因此根据实施方式，高速缓存读取操作可以是以下操作：读取与选自存储器单元阵列151中所包括的多条字线的一条字线联接的第一页和第二页当中的第一页的数据，将读取的第一页的数据存储在多个页缓冲器153中，在向控制器130输出所存储的第一页的数据的同时读取第二页的数据，以及将读取的第二页的数据存储在多个页缓冲器153中。作为参考，在以下描述中，一个页联接至一条字线；然而，这仅是一个实施方式，并且根据设计者的选择，也可以将多个页联接至一条字线。
65.在一些实施方式中，多个页缓冲器153中的每一个可以包括第一锁存器(第一lat)和第二锁存器(第二lat)。在附图中，可以看出仅例示了多个页缓冲器153当中的一个页缓冲器，因此仅例示了一个第一lat和一个第二lat。然而，这只是为了便于描述，并且实际上，多个页缓冲器153中的每一个可以连接到至少一条位线bl，并且页缓冲器的数量可以依据位线的数量而变化。此外，在附图中，在多个页缓冲器153的每一个中包括两个锁存器(第一lat和第二lat)；然而，这仅是为了便于描述，也可以根据设计者的选择包括更大数量的锁存器。
66.根据实施方式，高速缓存读取操作可以是以下操作：读取存储器单元阵列151中包括的多条字线当中的第一字线中存储的页数据，将读取数据存储在多个页缓冲器153中的每一个中所包括的第一lat中，将存储在第一lat中的页数据移动到第二lat，在向控制器130输出第二lat的数据的同时读取存储器单元阵列151中包括的多条字线当中的第二字线中存储的页数据，以及将读取数据存储在第一lat中。
67.更具体地，控制器130可以生成第一高速缓存读取命令，将第一高速缓存读取命令传送给存储器装置150，生成第二高速缓存读取命令或第三高速缓存读取命令，然后将第二高速缓存读取命令或者第三高速缓存读取命令传送给存储器装置150。也就是说，控制器130可以依次生成第一高速缓存读取命令和第二高速缓存读取命令，并且将第一高速缓存读取命令和第二高速缓存读取命令传送给存储器装置150，或者可以依次生成第一高速缓存读取命令和第三高速缓存读取命令并将第一高速缓存读取命令和第三高速缓存读取命
令传送给存储器装置150。在这种情况下，第一高速缓存读取命令可以是用于高速缓存读取与存储器装置150中包括的多条字线当中的第一字线联接的页的数据(以下称为第一字线的数据)的命令。此外，第二高速缓存读取命令可以是用于高速缓存读取与存储器装置150中包括的多条字线当中的第二字线联接的页的数据(以下称为第二字线的数据)的命令。也就是说，当控制器130依次生成第一高速缓存读取命令和第二高速缓存读取命令并将第一高速缓存读取命令和第二高速缓存读取命令传送给存储器装置150时，可以通过高速缓存读取操作连续地输出存储器装置150中所包括的多条字线当中的第一字线的数据和第二字线的数据。此外，第三高速缓存读取命令可以是用于完成对第一字线的高速缓存读取操作，然后结束高速缓存读取操作的命令。也就是说，当控制器130依次生成第一高速缓存读取命令和第三高速缓存读取命令，并将第一高速缓存读取命令和第三高速缓存读取命令传送给存储器装置150时，可以通过高速缓存读取操作输出存储器装置150中所包括的多条字线当中的第一字线的数据，然后可以结束高速缓存读取操作。
68.在实施方式中，在控制器130生成第一高速缓存读取命令并将第一高速缓存读取命令传送给存储器装置150时，可以开始高速缓存读取操作。此外，第一高速缓存读取命令与第二高速缓存读取命令或第三高速缓存读取命令之间的关系可以意味着两个连续的高速缓存读取命令。例如，控制器130针对第一时间、第二时间和第三时间生成的高速缓存读取命令被连续地传送给存储器装置150。在这种情况下，从针对第二时间生成的高速缓存读取命令的角度来看，针对第一时间生成的高速缓存读取命令可以是第一高速缓存读取命令，而针对第二时间生成的高速缓存读取命令可以是第二高速缓存读取命令。从针对第三时间生成的高速缓存读取命令的角度来看，针对第二时间生成的高速缓存读取命令可以是第一高速缓存读取命令，而针对第三时间生成的高速缓存读取命令可以是第二高速缓存读取命令或第三高速缓存读取命令。当针对第三时间生成的高速缓存读取命令为第二高速缓存读取命令时，可以在针对第三时间生成的高速缓存读取命令之后存在针对第四时间生成的高速缓存读取命令。另一方面，当针对第三时间生成的高速缓存读取命令为第三高速缓存读取命令时，可以在针对第三时间生成的高速缓存读取命令之后结束高速缓存读取操作。在高速缓存读取操作结束之后，当控制器130生成正常读取命令并将正常读取命令传送给存储器装置150时，存储器装置150可以执行正常读取操作。此外，在高速缓存读取操作结束之后，当控制器130生成第一高速缓存读取命令并将第一高速缓存读取命令传送给存储器装置150时，存储器装置150可再次执行高速缓存读取操作。
69.然后，存储器装置150可以执行“第一储存操作”，该第一储存操作响应于从控制器130传送的第一高速缓存读取命令而读取第一字线的页数据并将读取的页数据存储在多个页缓冲器153中的每一个中所包括的第一lat中。此外，存储器装置150可以在“第一储存操作”之后执行使第一字线放电的“放电操作”。此外，存储器装置150可以在“第一储存操作”之后执行将第一lat的页数据移动到第二lat的“移动操作”。此外，存储器装置150可以在“移动操作”之后执行将第二lat的页数据输出到控制器130的“输出操作”。此外，当控制器130传送第一高速缓存读取命令之后的第二高速缓存读取命令时，在完成“放电操作”和“移动操作”之后，存储器装置150可以执行响应于从控制器130传送的第二高速缓存读取命令而读取第二字线的数据并且将读取的数据存储在多个页缓冲器153中的每一个中所包括的第一lat中的“第二储存操作”。此外，当控制器130传送第一高速缓存读取命令之后的第三
高速缓存读取命令时，存储器装置150可以在完成“输出操作”之后结束高速缓存读取操作。作为参考，执行使第一字线放电的“放电操作”可以表示将第一字线和连接至第一字线的位线的电位电平初始化为设定电平。
70.在存储器装置150执行高速缓存读取操作的情况下，当在与针对第一时间输入的高速缓存读取命令相对应的“输出操作”未完全执行的状态下执行与针对第二时间输入的高速缓存读取命令相对应的“移动操作”时，与针对第一时间输入的高速缓存读取命令相对应的数据和与针对第二时间输入的高速缓存读取命令相对应的数据可能会混在一起。例如，在页缓冲器153的第二lat正在输出与针对第一时间输入的高速缓存读取命令相对应的数据的同时，当与针对第二时间输入的高速缓存读取命令相对应的数据从第一lat向第二lat移动时，与针对第一时间输入的高速缓存读取命令相对应的数据和与针对第二时间输入的高速缓存读取命令相对应的数据可能在第二lat中混在一起。
71.因此，存储器装置150可以在确认与针对第一时间所输入的高速缓存读取命令相对应的“输出操作”已经完全执行之后，执行与针对第二时间输入的高速缓存读取命令相对应的“移动操作”。也就是说，存储器装置150可以确认是否存在比针对第二时间输入的高速缓存读取命令更晚输入的针对第三时间输入的高速缓存读取命令，从而确认与针对第一时间输入的高速缓存读取命令相对应的“输出操作”已经完全执行。这是因为针对第三时间输入的高速缓存读取命令的存在表示针对第一时间输入的高速缓存读取命令的“输出操作”已经被完全执行。因此，当存在针对第三时间输入的高速缓存读取命令时，存储器装置150可以执行与针对第二时间输入的高速缓存读取命令相对应的“移动操作”。
72.具体地，当在执行“第一储存操作”或“放电操作”的区间中从控制器130输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置150可以以至少部分交叠的方式执行“放电操作”和“移动操作”。
73.更具体地，当在执行“第一储存操作”的区间中从控制器130输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置150可以在“放电操作”的开始时间一起开始“移动操作”。也就是说，当在执行“第一储存操作”的区间中从控制器130输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置150可以按照使“放电操作”和“移动操作”的执行区间彼此完全交叠的方式执行“放电操作”和“移动操作”。
74.此外，当在执行“放电操作”的区间中从控制器130输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置150可以在确认已经从控制器130输入了第二高速缓存读取命令或第三高速缓存读取命令时开始“移动操作”。即，当在执行“放电操作”的区间中从控制器130输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置150可以按照“放电操作”和“移动操作”的执行区间彼此部分交叠的方式执行“放电操作”和“移动操作”。
75.此外，当在执行“第一储存操作”或“放电操作”的区间中从控制器130输入第二高速缓存读取命令时，存储器装置150可以在“放电操作”和“移动操作”被完全执行时开始用于准备“第二储存操作”的“准备操作”。此外，存储器装置150可以在“准备操作”被完全执行时一起执行“第二储存操作”和“输出操作”。也就是说，通过在“准备操作”被完全执行时一起开始“第二储存操作”和“输出操作”，存储器装置150可以按照“第二储存操作”和“输出操作”的执行区间彼此完全交叠的方式执行“第二储存操作”和“输出操作”。在这种情况下，作
为“准备操作”，存储器装置150可以执行对与第二高速缓存读取命令一起从控制器130输入的地址进行解码并选择第二字线的操作以及复位第一lat的操作。
76.此外，当在执行“第一储存操作”或“放电操作”的区间中从控制器130输入第三高速缓存读取命令时，存储器装置150可以在“放电操作”和“移动操作”被完全执行时执行“输出操作”。
77.图2是例示了根据本公开的实施方式的图1所示的存储器装置的示例的图。
78.图3是例示了根据本公开的实施方式的高速缓存读取操作的示例的图。
79.图4至图7是例示了根据本公开的实施方式的高速缓存读取操作(例如，图3中描述的高速缓存读取操作)的图。
80.首先，参照图2，存储器装置150可以包括存储器单元阵列151、多个页缓冲器153、控制电路152、154和155以及控制逻辑156。
81.存储器单元阵列151可以包括连接在多条字线wl和多条位线bl之间的多个存储器单元(未示出)。此外，多个页缓冲器153可以连接至多条位线bl。此外，控制电路152、154和155可以执行用于通过多个页缓冲器153将数据传送给存储器单元阵列151并存储数据的编程操作、用于通过多个页缓冲器153接收存储器单元阵列151中存储的数据并且向外部(例如，控制器130(图1))输出所接收的数据的读取操作、以及用于擦除存储器单元阵列151中存储的数据的擦除操作。此外，控制逻辑图156可以在控制器130(图1)的控制下控制控制电路152、154和155以及多个页缓冲器153。
82.更具体地，控制电路152、154和155可以包括行解码器152、输入/输出(i/o)缓冲器154和电压发生器155。
83.电压发生器155可以连接至行解码器152和控制逻辑156。电压发生器155可以被配置为响应于控制逻辑156的电压控制信号vcon而生成编程操作、读取操作和擦除操作所需的各种电压。由电压发生器155生成的电压可以通过行解码器152传送给连接至存储器单元阵列151的字线wl。
84.根据实施方式，电压发生器155可以通过调整外部电源电压来生成内部电源电压。由电压发生器155生成的内部电源电压可以用作存储器装置150的操作电压。根据实施方式，电压发生器155可以通过使用外部电源电压或内部电源电压来生成多个电压。例如，电压发生器155可以包括接收内部电源电压的多个泵浦电容器，并且可以通过响应于控制逻辑156的控制而选择性地激活多个泵浦电容器来生成多个电压。
85.控制逻辑156可以连接至行解码器152、页缓冲器153、i/o缓冲器154和电压发生器155。控制逻辑156可以响应于通过i/o缓冲器154输入的命令cmd而输出用于生成存储器装置150的操作所需的电压的电压控制信号vcon。控制逻辑156可以响应于通过i/o缓冲器154输入的地址信号add而输出行地址信号radd和列地址信号cadd。
86.此外，行解码器152可以通过字线wl电连接至存储器单元阵列151。行解码器152可以被配置为响应于控制逻辑156的控制而操作。行解码器152可以从控制逻辑156接收行地址信号radd。行解码器152可以被配置为对接收到的行地址信号radd进行解码。行解码器152可以响应于解码的行地址信号radd而选择存储器单元阵列151中包括的多条字线中的任何字线。行解码器152可以将由电压发生器155生成的各种操作电压vop(例如，用于编程操作、读取操作和擦除操作的电压)传送给存储器单元阵列151中所包括的多条字线。
87.根据操作模式，多个页缓冲器153可以作为写入驱动器或读出放大器操作。在编程操作期间，多个页缓冲器153可以将与要编程的数据相对应的电压传送给存储器单元阵列151的位线bl。在读取操作期间，多个页缓冲器153可以通过位线bl感测被选存储器单元中存储的数据，并将感测数据传输给i/o缓冲器154。在擦除操作期间，多个页缓冲器153可以将存储器单元阵列151的位线bl浮置。
88.在编程操作期间，i/o缓冲器154可以向多个页缓冲器153传送从外部(例如，图1的控制器130)输入的写入数据。在读取操作期间，i/o缓冲器154可以向外部输出从多个页缓冲器153提供的数据。i/o缓冲器154可以向控制逻辑156传送从外部输入的地址add或命令cmd。
89.一起参照图1至图3，存储器装置150的多个页缓冲器153中的每一个可以包括第一lat至第二lat。
90.存储器装置150中包括的控制电路152、154和155可以执行读取从存储器单元阵列151中包括的多条字线wl当中选择的字线wl1或wl2的数据并且将读取数据存储在多个页缓冲器153的每一个中所包括的第一lat中的储存操作s1或s5。此外，控制电路152、154和155可以在储存操作s1或s5之后执行使被选字线wl1或wl2放电的放电操作s2。此外，控制电路152、154和155可以在储存操作s1或s5之后执行将第一lat的数据移动到第二lat的移动操作s3。此外，控制电路152、154和155可以在移动操作s3之后执行将第二lat的数据输出到外部(例如，控制器130)的输出操作s4。
91.参照图1至图7，存储器装置150中包括的控制逻辑156可以控制控制电路152、154和155执行如下第一储存操作s1：响应于用于高速缓存读取存储器单元阵列151中包括的多条字线wl当中的第一字线wl1的数据data1的第一高速缓存读取命令l1的外部输入，读取第一字线wl1中存储的数据data1，并且将读取的数据data1存储在多个页缓冲器153中的每一个中所包括的第一lat中。此外，控制逻辑156可以控制控制电路152、154和155，以在第一储存操作s1之后执行使第一字线wl1放电的放电操作s2。此外，控制逻辑156可以控制控制电路152、154和155，以在第一储存操作s1之后执行将存储在第一lat中的第一字线wl1的数据data1移动到第二lat的移动操作s3。此外，控制逻辑156可以控制控制电路152、154和155以执行如下第二储存操作s5：响应于用于高速缓存读取存储器单元阵列151中包括的多条字线wl当中的第二字线wl2的数据data2的第二高速缓存读取命令l2(见图4)的外部输入，读取第二字线wl2的数据data2，并将读取的数据data2存储在第一lat中。在这种情况下，控制逻辑156可以控制控制电路152、154和155，以在放电操作s2或移动操作s3被完全执行之后，以交叠方式执行向外部输出第二lat中存储的第一字线wl1的数据data1的输出操作s4和第二储存操作s5。此外，控制逻辑156可以控制控制电路152、154和155，以仅执行输出操作s4，以便响应于第三高速缓存读取命令l4(见图5)的外部输入而结束高速缓存读取操作。
92.当在响应于第一高速缓存读取命令l1的外部输入而执行针对第一字线wl1的第一储存操作s1的区间或执行针对第一字线wl1的放电操作s2的区间中输入第二高速缓存读取命令l2或第三高速缓存读取命令l4时，控制逻辑156可以控制控制电路152、154和155，以按照执行区间彼此至少部分交叠的方式执行针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作s3的执行区间。
93.更具体地，参照图4和图5，当在响应于第一高速缓存读取命令l1的外部输入而执
行针对第一字线wl1的第一储存操作s1的区间中输入第二高速缓存读取命令l2或第三高速缓存读取命令l4时，控制逻辑156可以控制控制电路152、154和155，以在针对第一字线wl1的放电操作s2的开始时间一起开始针对第一字线wl1的移动操作s3。
94.如图4所示，当在响应于第一高速缓存读取命令l1的外部输入而执行针对第一字线wl1的第一储存操作s1的区间中输入第二高速缓存读取命令l2时，例如，当在执行第一储存操作s1的区间中所包括的时间t1输入第二高速缓存读取命令l2时，针对第一字线wl1的移动操作s3可以在作为针对第一字线wl1的放电操作(disch)s2的开始时间的时间t2开始。因此，针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作(s2c)s3的执行区间可以彼此完全交叠。根据实施方式，如附图所示，当移动操作s3的执行区间短于放电操作s2的执行区间时，移动操作s3的执行区间可以被放电操作s2的执行区间隐藏并且可以不可见。当然，与附图不同，当移动操作s3的执行区间比放电操作s2的执行区间长时，放电操作s2的执行区间可以被移动操作s3的执行区间隐藏，并且可以不可见。
95.以此方式，响应于第二高速缓存读取命令l2的输入，控制逻辑156可以控制控制电路152、154和155，以按照执行区间彼此完全交叠的方式执行针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作s3的执行区间。此时，由于在时间t1已经输入了第二高速缓存读取命令l2，因此控制逻辑156可以控制控制电路152、154和155，以在完全执行针对第一字线wl1的放电操作s2和移动操作s3之后执行用于准备针对第二字线wl2的第二储存操作s5的准备操作l3。也就是说，控制逻辑156可以控制控制电路152、154和155，以从当针对第一字线wl1的放电操作s2和移动操作s3已经被完全执行的时间t3到时间t4执行准备操作l3。准备操作l3可以包括通过对与第二高速缓存读取命令l2一起输入的地址进行解码来选择第二字线wl2的操作、以及复位第一lat的操作。
96.控制逻辑156可以控制控制电路152、154和155，以在准备操作l3已经完全执行时的时间t4一起开始针对第二字线wl2的第二储存操作s5和针对第一字线wl1的输出操作s4。也就是说，可以以完全交叠的方式执行针对第二字线wl2的第二储存操作s5和针对第一字线wl1的输出操作s4。
97.如图5所示，当在响应于第一高速缓存读取命令l1的外部输入而执行针对第一字线wl1的第一储存操作s1的区间中输入第三高速缓存读取命令l4时，例如，当在执行第一储存操作s1的区间中包括的时间t5输入第三高速缓存读取命令l4时，针对第一字线wl1的移动操作s3可以在作为针对第一字线wl1的放电操作s2的开始时间的时间t6一起开始。因此，针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作s3的执行区间可以彼此完全交叠。
98.以此方式，响应于第三高速缓存读取命令l4的输入，控制逻辑156可以控制控制电路152、154和155，以按照执行区间彼此完全交叠的方式执行针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作s3的执行区间。此时，由于在时间t5已经输入了第三高速缓存读取命令l4，所以控制逻辑156可以控制控制电路152、154和155，以在完全执行针对第一字线wl1的放电操作s2和针对第一字线wl1的移动操作s3之后，执行针对第一字线wl1的输出操作s4。也就是说，控制逻辑156可以控制控制电路152、154和155，以从针对第一字线wl1的放电操作s2和移动操作s3被完全执行时的时间t7开始针对第一字线wl1的输出操作s4。作为参考，可以看出，与图4不同，在图5中不执行准备操作l3。这是因为第三高
速缓存读取命令l4是用于结束高速缓存读取操作的命令，不需要再准备连续的高速缓存读取操作。
99.更具体地，参照图6和图7，在响应于第一高速缓存读取命令l1的外部输入而执行针对第一字线wl1的第一储存操作s1的区间完成之后，当在执行针对第一字线wl1的放电操作s2的区间中输入第二高速缓存读取命令l2或第三高速缓存读取命令l4时，控制逻辑156可以控制控制电路152、154和155，以在确认已经输入了第二高速缓存读取命令l2或第三高速缓存读取命令l4时开始针对第一字线wl1的移动操作s3。
100.如图6所示，在响应于第一高速缓存读取命令l1的外部输入而执行针对第一字线wl1的第一储存操作s1的区间完成之后，当在执行针对第一字线wl1的放电操作s2的区间中输入第二高速缓存读取命令l2时，例如，当在第一储存操作s1已经完全执行的时间t8之后在执行放电操作s2的区间中所包括的时间t9输入第二高速缓存读取命令l2时，针对第一字线wl1的移动操作s3可以在确认已经输入了第二高速缓存读取命令l2时的时间t9开始。因此，针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作s3的执行区间可以彼此部分交叠。
101.以此方式，响应于第二高速缓存读取命令l2的输入，控制逻辑156可以控制控制电路152、154和155，以按照执行区间彼此部分交叠的方式执行针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作s3的执行区间。此时，由于在时间t9已经输入了第二高速缓存读取命令l2，因此控制逻辑156可以控制控制电路152、154和155，以在完全执行针对第一字线wl1的放电操作s2和针对第一字线wl1的移动操作s3之后，执行用于准备针对第二字线wl2的第二储存操作s5的准备操作l3。也就是说，控制逻辑156可以控制控制电路152、154和155，以从当针对第一字线wl1的放电操作s2和移动操作s3已经完全执行的时间t10到时间t11执行准备操作l3。准备操作l3可以包括通过对与第二高速缓存读取命令l2一起输入的地址进行解码来选择第二字线wl2的操作、以及复位第一lat的操作。控制逻辑156可以控制控制电路152、154和155，以在准备操作l3已经完全执行的时间t11一起开始针对第二字线wl2的第二储存操作s5和针对第一字线wl1的输出操作s4。也就是说，可以以完全交叠的方式执行针对第二字线wl2的第二储存操作s5和针对第一字线wl1的输出操作s4。
102.如图7所示，在响应于第一高速缓存读取命令l1的外部输入而执行针对第一字线wl1的第一储存操作s1的区间完成之后，当在执行针对第一字线wl1的放电操作s2的区间中输入第三高速缓存读取命令l4时，例如，当在第一储存操作s1已经完全执行的时间t12之后在执行放电操作s2的区间中所包括的时间t13输入第三高速缓存读取命令l4时，针对第一字线wl1的移动操作s3可以在确认已经输入了第三高速缓存读取命令l4的时间t13开始。因此，针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作s3的执行区间可以彼此部分交叠。
103.以此方式，响应于第三高速缓存读取命令l4的输入，控制逻辑156可以控制控制电路152、154和155，以按照执行区间彼此部分交叠的方式执行针对第一字线wl1的放电操作s2的执行区间和针对第一字线wl1的移动操作s3的执行区间。此时，由于在时间t13已经输入了第三高速缓存读取命令l4，因此控制逻辑156可以控制控制电路152、154和155，以在完全执行针对第一字线wl1的放电操作s2和针对第一字线wl1的移动操作s3之后执行针对第
一字线wl1的输出操作s4。即，控制逻辑156可以控制控制电路152、154和155，以在针对第一字线wl1的放电操作s2和移动操作s3被完全执行的时间t14开始针对第一字线wl1的输出操作s4。作为参考，可以看出，与图6不同，在图7中不执行准备操作l3。这是因为第三高速缓存读取命令l4是用于结束高速缓存读取操作的命令，不需要再准备连续的高速缓存读取操作。
104.图8是例示了根据本公开实施方式的高速缓存读取操作的流程图。
105.图8例示了根据本公开的实施方式的在存储器装置150中执行高速缓存读取操作的顺序。
106.具体而言，当从存储器装置150的外部(例如，控制器130(见图1))输入读取命令时，存储器装置150可以确定输入的读取命令是否为第一高速缓存读取命令(d1)。也就是说，存储器装置150可以确定从外部输入的读取命令是正常读取命令还是第一高速缓存读取命令。
107.当操作d1中的确定结果表示从外部输入的读取命令是正常读取命令(d1为“否”)时，存储器装置150可以从联接至包括于其内的多条字线当中的、与正常读取命令一起输入的正常地址相对应的被选字线的存储器单元读取数据，并将读取的数据存储在页缓冲器153的第一lat中(d13)。
108.在被选字线的数据通过操作d13存储在页缓冲器153的第一lat中之后，存储器装置150可以一起执行使被选字线放电的放电操作(disch)和将页缓冲器153的第一lat的数据移动到第二lat的移动操作(s2c)(d14)。
109.存储器装置150可以通过操作d14向外部输出(dout)页缓冲器153的第二lat中存储的数据(d15)。
110.由于操作d13至d15是正常读取操作，因此即使在操作d14中一起执行放电操作和移动操作也不会出现问题。也就是说，在正常读取操作的情况下，由于与高速缓存读取操作不同，在正常读取操作之前和之后可能没有要执行的读取操作，因此可以对执行将页缓冲器153中包括的第一lat中存储的数据移动到第二lat的移动操作的条件没有单独的限制。
111.当操作d1中的确定结果表示从外部输入的读取命令是第一高速缓存读取命令(d1为“是”)时，存储器装置150可以执行从包括于其内的多条字线当中的、对应于与第一高速缓存读取命令一起输入的高速缓存地址的第一字线读取(read)数据并且将读取的数据存储在页缓冲器153的第一lat中的第一储存操作(d2)。
112.存储器装置150可以确定在操作d2期间是否输入了第二高速缓存读取命令或第三高速缓存读取命令(d3)。
113.当操作d3中的确定结果表示在操作d2期间输入了第二高速缓存读取命令或第三高速缓存读取命令(d3为“是”)时，存储器装置150可以一起执行针对第一字线的放电操作(disch)和将页缓冲器153的第一lat中存储的数据移动到第二lat的移动操作(s2c)(d4)。由于操作d3的执行时间是针对第一字线的放电操作开始之前的时间，所以存储器装置150可以在针对第一字线的放电操作开始时开始将页缓冲器153的第一lat中存储的数据移动到第二lat的移动操作。也就是说，当在操作d2期间输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置150可以控制针对第一字线的放电操作的执行区间和将页缓冲器153的第一lat中存储的数据移动到第二lat的移动操作的执行区间，以彼此完全交叠。
114.当操作d3中的确定结果表示在操作d2期间没有输入第二高速缓存读取命令或第三高速缓存读取命令(d3为“否”)时，存储器装置150可以使第一字线放电(disch)(d5)。
115.存储器装置150可以确定在操作d5期间是否输入了第二高速缓存读取命令或第三高速缓存读取命令(d7)。
116.当操作d7中的确定结果表示在操作d5期间输入了第二高速缓存读取命令或第三高速缓存读取命令(d7为“是”)时，存储器装置150可以一起执行针对第一字线的放电操作和将页缓冲器153的第一lat中存储的数据移动到第二lat的移动操作(d4)。由于操作d5的执行时间是在针对第一字线的放电操作开始之后的时间，因此存储器装置150可以在确定已经输入了第二高速缓存读取命令或第三高速缓存读取命令时开始将页缓冲器153的第一lat中存储的数据移动到第二lat的移动操作。也就是说，当在操作d5期间输入了第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置150可以控制针对第一字线的放电操作的执行区间和将页缓冲器153的第一lat中存储的数据移动到第二lat的移动操作的执行区间，以彼此部分交叠。
117.在操作d7中的确定结果表示在操作d5期间没有输入第二高速缓存读取命令或第三高速缓存读取命令(d7为“否”)的情况可以表示在操作d5被完全执行并且针对第一字线的放电操作被完全执行之后，输入第二高速缓存读取命令或第三高速缓存读取命令(d8)。在这种情况下，可以在操作d5被完全执行的时间与输入第二高速缓存读取命令或第三高速缓存读取命令的时间之间存在差异。也就是说，存储器装置150可以在操作d5被完全执行之后等待第二高速缓存读取命令或第三高速缓存读取命令的输入。
118.当在操作d8期间输入第二高速缓存读取命令或第三高速缓存读取命令时，存储器装置150可以执行将页缓冲器153的第一lat中存储的数据移动到第二lat的移动操作(s2c)(d9)。
119.在执行操作d9之后，存储器装置150可以确定在操作d8期间已经输入了哪个高速缓存读取命令(d6)。也就是说，存储器装置150可以确定在操作d8期间是已经输入了第二高速缓存读取命令还是已经输入了第三高速缓存读取命令。
120.当操作d6中的确定结果表示输入了第三高速缓存读取命令(d6为“否”)时，存储器装置150可以执行将页缓冲器153的第二lat中存储的数据输出到外部的输出操作(dout)(d10)。这是因为第三高速缓存读取命令是用于结束高速缓存读取操作的命令，并且在执行将页缓冲器153的第二lat中存储的、第一字线的数据输出到外部的输出操作(d10)之后，无需再准备连续的高速缓存读取操作。当然，当在操作d10期间输入读取命令时，存储器装置150可以执行针对读取命令的操作d1。
121.当操作d6中的确定结果表示输入了第二高速缓存读取命令(d6为“是”)时，存储器装置150可以执行准备从对应于与第二高速缓存读取命令一起输入的高速缓存地址的第二字线进行读取的准备操作(cache read ready：高速缓存读取准备)(d11)。准备操作可以包括通过对与第二高速缓存读取命令一起输入的高速缓存地址进行解码来选择第二字线的操作、以及复位页缓冲器153中包括的第一lat的操作。
122.在完全执行操作d11之后，存储器装置150可以执行从联接至其内所包括的多条字线当中的、对应于与第二高速缓存读取命令一起输入的高速缓存地址的第二字线的存储器单元读取数据(read)并且将读取的数据存储在页缓冲器153的第一lat中的第二储存操作、
以及将页缓冲器153的第二lat的数据输出到外部的输出操作(dout)(d12)。也就是说，在完全执行操作d11之后，存储器装置150可以控制从第二字线读取数据并将读取的数据存储在页缓冲器153的第一lat中的第二储存操作的执行区间以及将页缓冲器153的第二lat的数据输出到外部的执行区间，以彼此完全交叠。
123.存储器装置150可以确定在操作d12期间是否输入了第二高速缓存读取命令或第三高速缓存读取命令(d3)。也就是说，由于操作d12包括从第二字线读取数据并将读取的数据存储在页缓冲器153的第一lat中的第二储存操作，所以存储器装置150可以在操作d3期间确定在执行读取第二字线的数据的同时是否输入了第二高速缓存读取命令或第三高速缓存读取命令。
124.如果操作d3中的确定结果表示在操作d12期间输入了第二高速缓存读取命令(d3为“是”)，则对应于与第二高速缓存读取命令一起输入的高速缓存地址的字线可以是不同于第二字线的另一条字线，例如，第三字线。
125.在以上描述中，一条字线联接至一个页，因此响应于两个连续的高速缓存读取命令而选择两条不同的字线。如果一条字线联接至两个或更多页，则也可以响应于两个连续的高速缓存读取命令而选择与一条字线联接的两个不同页。
126.上述的本公开不受上述实施方式和附图的限制，并且对于本公开所属领域的技术人员显而易见的是，可以在不脱离本公开以及所附权利要求的技术精神的情况下，进行各种替换、修改和改变。此外，实施方式可以组合在一起以形成附加实施方式。
127.相关申请的交叉引用
128.本技术要求于2021年4月23日提交的韩国专利申请no.10-2021-0053229的优先权，该韩国专利申请通过引用将其全部内容并入本文中。

技术特征：

1.一种存储器装置，该存储器装置包括：存储器单元阵列，该存储器单元阵列包括联接在多条字线和多条位线之间的多个存储器单元；多个页缓冲器，所述多个页缓冲器联接至所述多条位线，每个页缓冲器包括第一锁存器和第二锁存器；控制电路，该控制电路执行读取与从所述多条字线当中选择的字线联接的页的数据并将读取的数据存储在所述第一锁存器中的储存操作、在所述储存操作之后使被选字线放电的放电操作、在所述储存操作之后将所述第一锁存器的数据移动到所述第二锁存器的移动操作、以及在所述移动操作之后将所述第二锁存器的数据输出到外部的输出操作；以及控制逻辑，该控制逻辑控制所述控制电路，使得当在响应于用于高速缓存读取与所述多条字线当中的第一字线联接的页的数据的第一高速缓存读取命令的输入而执行针对所述第一字线的所述储存操作或所述放电操作的区间中，输入了第二高速缓存读取命令或第三高速缓存读取命令时，针对所述第一字线的所述放电操作的执行区间和所述移动操作的执行区间彼此至少部分交叠。2.根据权利要求1所述的存储器装置，其中，所述第二高速缓存读取命令是用于高速缓存读取与所述多条字线当中的第二字线联接的页的数据的命令，并且所述第三高速缓存读取命令是用于在针对所述第一字线的高速缓存读取操作执行之后结束针对所述第一字线的所述高速缓存读取操作的命令。3.根据权利要求2所述的存储器装置，其中，当在执行针对所述第一字线的所述储存操作的区间中输入所述第二高速缓存读取命令或所述第三高速缓存读取命令时，所述控制逻辑控制所述控制电路，以在针对所述第一字线的所述放电操作的开始时间一起开始所述移动操作。4.根据权利要求3所述的存储器装置，其中，当在执行针对所述第一字线的所述放电操作的区间中输入所述第二高速缓存读取命令或所述第三高速缓存读取命令时，所述控制逻辑控制所述控制电路，以在确定已经输入了所述第二高速缓存读取命令或所述第三高速缓存读取命令的时间开始所述移动操作。5.根据权利要求2所述的存储器装置，其中，当在执行针对所述第一字线的所述储存操作或所述放电操作的区间中输入所述第二高速缓存读取命令时，所述控制逻辑控制所述控制电路，以在针对所述第一字线的所述放电操作和所述移动操作完全执行时开始用于准备针对所述第二字线的所述储存操作的准备操作，并且控制所述控制电路，以在所述准备操作完全执行时一起执行针对所述第二字线的所述储存操作和所述输出操作。6.根据权利要求5所述的存储器装置，其中，所述控制逻辑控制所述控制电路，以执行通过对与所述第二高速缓存读取命令一起输入的地址进行解码来选择所述第二字线的操作以及复位所述第一锁存器的操作，作为所述准备操作。7.根据权利要求5所述的存储器装置，其中，当在执行针对所述第一字线的所述储存操作或所述放电操作的区间中输入所述第三高速缓存读取命令时，所述控制逻辑控制所述控制电路，以在针对所述第一字线的所述放电操作和针对所述第一字线的所述移动操作完全执行时执行所述输出操作。8.一种存储器系统，该存储器系统包括：
存储器装置，该存储器装置包括存储器单元阵列和多个页缓冲器，所述存储器单元阵列包括联接在多条字线和多条位线之间的多个存储器单元，所述多个页缓冲器联接至所述多条位线，每个页缓冲器包括第一锁存器和第二锁存器；以及控制器，该控制器生成用于高速缓存读取与所述多条字线当中的第一字线联接的页的数据的第一高速缓存读取命令，将所述第一高速缓存读取命令传送给所述存储器装置，生成第二高速缓存读取命令或第三高速缓存读取命令，并将所述第二高速缓存读取命令或所述第三高速缓存读取命令传送给所述存储器装置，其中，当在执行响应于所述第一高速缓存读取命令而读取联接至所述第一字线的页的数据并将读取的数据存储在所述第一锁存器中的第一储存操作、或者执行所述第一储存操作之后的使所述第一字线放电的放电操作的区间中，输入所述第二高速缓存读取命令或所述第三高速缓存读取命令时，所述存储器装置按照执行区间至少部分交叠的方式执行所述放电操作和将所述第一锁存器的数据移动到所述第二锁存器的移动操作。9.根据权利要求8所述的存储器系统，其中，所述控制器生成所述第二高速缓存读取命令并将所述第二高速缓存读取命令传送给所述存储器装置，以便高速缓存读取与所述多条字线当中的第二字线联接的页的数据，并且在执行针对所述第一字线的高速缓存读取操作之后，所述控制器生成所述第三高速缓存读取命令并将所述第三高速缓存读取命令传送给所述存储器装置，以便结束针对所述第一字线的所述高速缓存读取操作。10.根据权利要求9所述的存储器系统，其中，当在执行所述第一储存操作的区间中输入所述第二高速缓存读取命令或所述第三高速缓存读取命令时，所述存储器装置在所述放电操作的开始时间一起开始所述移动操作。11.根据权利要求10所述的存储器系统，其中，当在执行所述放电操作的区间中输入所述第二高速缓存读取命令或所述第三高速缓存读取命令时，所述存储器装置在确定已经输入所述第二高速缓存读取命令或所述第三高速缓存读取命令时开始所述移动操作。12.根据权利要求9所述的存储器系统，其中，当在执行所述第一储存操作或所述放电操作的区间中输入所述第二高速缓存读取命令时，所述存储器装置在所述放电操作和所述移动操作完全执行时开始用于准备读取联接至所述第二字线的页的数据并将读取的数据存储在所述第一锁存器中的第二储存操作的准备操作，并在所述准备操作完全执行时执行所述第二储存操作和将所述第二锁存器的数据输出到所述控制器的输出操作。13.根据权利要求11所述的存储器系统，其中，所述存储器装置执行通过对与所述第二高速缓存读取命令一起输入的地址进行解码来选择所述第二字线的操作以及复位所述第一锁存器的操作，作为准备操作。14.根据权利要求11所述的存储器系统，其中，当在执行所述第一储存操作或所述放电操作的区间中输入所述第三高速缓存读取命令时，所述存储器装置在所述放电操作和所述移动操作完全执行时执行输出操作。15.一种存储器装置的操作方法，该存储器装置包括存储器单元阵列和多个页缓冲器，所述存储器单元阵列包括联接在多条字线和多条位线之间的多个存储器单元，所述多个页缓冲器联接至所述多条位线，每个页缓冲器包括第一锁存器和第二锁存器，所述操作方法包括以下步骤：
响应于第一高速缓存读取命令的输入而将与所述多条字线当中的第一字线联接的页的数据存储在所述第一锁存器中的第一储存操作；在所述第一储存操作之后使所述第一字线放电的放电操作；在所述第一储存操作之后将所述第一锁存器的数据移动到所述第二锁存器的移动操作；以及当在执行所述第一储存操作或所述放电操作的区间中输入第二高速缓存读取命令或第三高速缓存读取命令时，按照执行区间彼此部分交叠的方式执行所述放电操作的执行区间和所述移动操作的执行区间的并行执行操作。16.根据权利要求15所述的操作方法，其中，所述第二高速缓存读取命令是用于高速缓存读取与所述多条字线当中的第二字线联接的页的数据的命令，并且所述第三高速缓存读取命令是用于在执行针对所述第一字线的高速缓存读取操作之后结束针对所述第一字线的所述高速缓存读取操作的命令。17.根据权利要求16所述的操作方法，其中，所述并行执行操作包括以下步骤：当在执行所述第一储存操作的区间中输入所述第二高速缓存读取命令或所述第三高速缓存读取命令时，在所述放电操作的开始时间一起开始所述移动操作；以及当在执行所述放电操作的区间中输入了所述第二高速缓存读取命令或所述第三高速缓存读取命令时，在确定已经输入了所述第二高速缓存读取命令或所述第三高速缓存读取命令时开始所述移动操作。18.根据权利要求16所述的操作方法，该操作方法还包括以下步骤：响应于所述第二高速缓存读取命令的输入而将联接至所述第二字线的页的数据存储在所述第一锁存器中；在所述移动操作之后，将所述第二锁存器的数据输出到外部；以及当在所述并行执行操作中输入所述第二高速缓存读取命令时，在所述并行执行操作完全执行时开始用于准备第二储存操作的准备操作，并且在所述准备操作完全执行时将所述第二储存操作和输出操作一起执行。19.根据权利要求18所述的操作方法，其中，所述准备操作包括通过对与所述第二高速缓存读取命令一起输入的地址进行解码来选择所述第二字线的操作以及复位所述第一锁存器的操作。20.根据权利要求17所述的操作方法，该操作方法还包括以下步骤：当在所述并行执行操作中输入所述第三高速缓存读取命令时，在所述并行执行操作完全执行时执行输出操作。

技术总结

本申请涉及存储器装置、其操作方法及包括存储器装置的存储器系统。一种存储器装置包括：页缓冲器，其包括第一锁存器和第二锁存器；控制电路，其被配置为执行读取被选字线的数据并将数据存储在第一锁存器中的操作，然后执行使被选字线放电的操作，然后执行将第一锁存器的数据移动到第二锁存器的操作，然后执行将第二锁存器的数据输出到外部的操作；以及控制逻辑，其被配置为控制控制电路，使得当在响应于针对第一字线的第一高速缓存读取命令的输入而执行针对第一字线的储存或放电的区间中输入了第二高速缓存读取命令或第三高速缓存读取命令时，针对第一字线的放电的执行区间和移动的执行区间彼此至少部分交叠。动的执行区间彼此至少部分交叠。动的执行区间彼此至少部分交叠。