白云鹏;徐成波
【摘 要】In order to realize a rapid and safe access mode between equipments, the Ethernet video transmission and indoor visi-ble light communication principle are combined to achieve a one-way visible light video transmission system. This paper puts for-ward a method using 4B5B, NRZI and UDP protocol, then uses the CDR (Clock and Data Recovery) chip to recovery synchronous clock and data. Finally, it designs a transmitting circuit and receiving circuit, and tests the performance of CDR and overall system. The results demonstrate that the system based on 4B5B can realize video transmission at 1M distance.%为了实现设备之间快速、安全的通信接入，将以太网视频传输与室内可见光通信原理相结合，实现了单向可见光视频传输系统。提出了对视频数据进行4B5B和NRZI编码，利用UDP协议进行传输，并由CDR（Clock and Data Recovery）芯片恢复同步时钟数据。最终，设计了发送电路和接收电路，并对时钟恢复和系统整体性能进行了测试。测试结果表明，基于4B5B编码的可见光视频传输系统可以实现1M距离以内的以太网视频传输。
【期刊名称】《电脑与电信》
【年(卷),期】2014(000)012
【总页数】4页(P23-26)
【关键词】可见光通信;4B5B编码;时钟和数据恢复;视频传输
【作 者】白云鹏;徐成波
【作者单位】北方工业大学信息工程学院，北京 100144;北方工业大学信息工程学院，北京 100144调制解调器固件
贴片变压器>直线导轨滑台【正文语种】中 文
【中图分类】TN929.1
1. 引言
可见光通信技术（Visible Light Communication，VLC），集成了照明技术和可见光通信技
术，在物联网技术中也有广阔的应用前景。随着“智能时代”的到来，迫切需要快速、安全、绿的网络接入方式，VLC逐渐成为国内外研究的热点[1]。按其工作模式可分为：单工通信、半双工通信和全双工通信三种模式。其中，单工通信多用于单向广播，例如，美术馆、博物馆、超市、展会讲解等室内信息广播系统。它通过合理设置光源的位置，观众能够在同一个展厅不同位置通过头戴式接收端，接收声音、图像及视频信息，在不同展台前可以听到不同的讲解内容，互不干扰[2]。在照明的同时，又实现了点对点单向通信的目的。本文基于单工通信模式对可见光视频传输系统进行了分析与实现，当接收端进入发送端LED光所覆盖的区域时，即可接受信息，实现了“即入即连接”，同时，不会影响其它区域的通信。
2. 室内点对点VLC系统组成
单工通信是实现全双工通信的基础，它用于两个配备有可见光通信接收和发送终端的用户设备之间进行信息单向传输。本文发送端PC通过10M以太网将视频信息传给FPGA，在FPGA内部进行相应的编码后，送入LED驱动电路进行调制，调制后的信号通过白光LED以光信号发射出去；接收端由PIN光电二极管将探测的光信号转化为电信号，接收端根据
检测到的电信号进行时钟提取和数据恢复，利用FPGA进行解码，并通过以太网口将恢复出的视频数据传输给接收端PC，实现了视频数据的单向传输。
系统的发送端光源为白LED灯，灯管响应时间低于100ns，有效通信波段主要为蓝光，并在发送端LED前端增加了反射聚光透镜，以增加通信距离[2]。接收端的光电探测器选用滨松的PHOTO DIODE。接收端探测器的光通量将影响通信距离和误码率，因此，在接收端相应增加了蓝滤光片，并在滤光片前端安装有聚光透镜，以提高接收端的性能。系统组成如图1所示。沉砂池
图1 系统组成
3. 数据发送端设计
在发送端，PC机将视频文件转换为串流并按照UDP协议方式从网口输出，编码电路由FPGA芯片完成。由于10M以太网视频数据中，相邻包之间有可能出现长连0码或1码，这将导致后级LED驱动电路的电平漂移，同时不利于接收端提取时钟。因此，可采用4B5B编码以丰富数据中的时钟信息。
3.1 数据编码电路设计
4B5B编码是在百兆位快速以太网的光纤分布式数据接口（FDDI，Fiber Distributed Data Interface）中采用的信息编码方案。这种编码的特点是将欲发送的数据流每4bit作为一个组，然后按照4B5B编码规则将其转换成相应5bit码，并且由NRZI方式传输。用5位数字表示4位数字，故编码效率为4/5=80%。在传输中，其波形的频谱很小，信号的直流(DC)分量变化小于额定中心点的10%，能够保持线路的交流(AC)平衡，采用4B5B编码虽然增加了额外的带宽，但使得系统在同步方面更加容易，能够在很大程度上降低线路传输中的调制速率，从而可以降低系统对发光LED光源频响特性和传输线路的要求。
时钟模块为编码电路提供2.5MHz及12.5MHz时钟，其中PLL时钟分频产生12.5MHz，光路上信号传输的峰值速率可达12.5Mbit/s。网口驱动模块用来复位和初始化FPGA板的网卡，使FPGA和PC通过以太网RJ45接口相连，其中PC网口设为10Mbps全双工模式。FIFO模块将数据分为4bit一组，并使数据与FPGA内2.5MHz时钟同步。4B5B编码模块将FIFO输出的数据进行编码，同时为每帧的信号加入帧尾，以便接收端进行帧同步。并串变换模块将并行数据变为串行数据。NRZI传输变换模块采用NRZI传输方式，逻辑电平逢0跳变，逢1
不变，其目的是为了产生更多的0，1跳变，以利于接收端CDR对时钟的提取。编码模块结构图如图2所示。
图2 编码模块结构
通过以太网RJ45口输出的数据会自动被网口电路加入64位前导码。前导码由7个字节的0x55和1个字节的0xD5组成，编码中加入的帧尾信号为7个字节的0x5A以及一个字节的0xA5。编码模块的FPGA实现细节如图3所示。
图3 编码模块的FPGA实现
3.2 LED驱动电路设计
伞型齿轮LED驱动电路的功能是将FPGA编码后的数据进行放大，将放大后的信号通过MOS管调制到白LED发光管上，如图4所示。驱动电路选用高速低噪声放大器和快速MOS管[3]，并配合相应的滤波电容，改善了电路的频响特性。电路采用两级放大，提高了电路的带负载能力。MOS管在快速导通和关闭瞬间，容易引起LED中电流的大小和相位的突变，因此，在驱动电路中增加了补偿电感[3]，来稳定LED上的调制信号。
图4 LED驱动电路设计
4. 数据接收端设计
数据接收端将接收到的信号进行放大、滤波等处理。因为数据流在光链路中传输时为串行数据，并没有单独传输时钟信号，因此，需要从数据流中提取同步时钟，并用这个时钟对该数据信号重新采样，恢复出具有规范波形的原数据信号，因此CDR的基本目的是判别所读的数据的最佳时钟相位并进行采样[4]。经过时钟同步后的数据由FPGA进行解码处理，进而恢复出原始视频数据。
4.1 接收端数据放大电路设计
接收端通过光电探测器PHOTO DIODE将光信号转换为微弱电流信号[5]，并由与之相匹配的跨阻放大器将电流信号转换为电压信号。跨阻放大器的噪声低、带宽较大，灵敏度高，适合于高速光通信中，但其增益有限，因此在跨阻放大后需要二次放大和滤波，提高数据的稳定性。跨阻放大器和第二级放大电路如图5所示。
图5 接收端数据放大电路
玩具车漂移
4.2 时钟数据恢复与解码
本系统中采用ADI公司生产的一款时钟和数据恢复芯片ADN2814，输入信号速率从10Mb/s至675Mb/s连续可用，无需外部控制便能恢复任意接收到的数据类型[6]。CDR首先根据接收到的差分信号锁定相位，然后根据所恢复的时钟进行数据位对齐和字对齐，从而，将数据中包含的时钟信息和数据提取出来。码反变换模块是进行NRZI的反变换。帧同步模块通过检查数据中的前导码和帧尾，以达到数据帧同步，实现断点续传的功能。解码模块将进行4B5B解码，以还原原始数据帧，如图6所示。以太网驱动模块可将帧同步和位同步后的数据恢复为原始传输的视频MAC帧，并转换为原始视频画面，通过以太网口传输到接收端的PC。解码模块的FPGA实现细节如图7所示。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议