集成电路在液晶显示模块生产过程的静电击伤及电性过压现象 Time:2007-12-03 15:38:00 Author: Source:
分享到：
液晶显示模块(Liquid Crystal Module，LCM)的生产过程中，从印刷电路板整合进液晶显示面板(PCBI)的制程到各个模块的组装(Assembly)，在待组装物、设备或是人员之间，不可避免都会有移动及接触与再分离的行为出现，因此在待组装物上必然会发生静电放电(Electrostatics Discharge， ESD)的现象。虽然在环境温度及相对湿度与接地都会做有效的管控，但对一些已知会产生ESD的工作点还是需要加以注意。特别是在LCM的玻璃偏光板(Polarizer)表面，都会有贴附一层防止刮伤的保护膜，在生产过程中必须移除这层保护膜，往往造成许多的静电电荷(Electrostatic Charge)大量残存在液晶玻璃面板内的显示组件与集成电路中，继而在后续的组装程序上，出现危险的组件储存电荷模式(Charged Device Model，CDM)之ESD或电性过压(Electrical Overstress，EOS)现象，进而造成半导体组件内部电路的破坏。部分已受ESD内伤的产品，有时还会到客户端才又被检测出来，后续严重的客退问题又造成产品成本的一大负担。在LCM的生产过程中，从液晶显示面板的进料开始，接着会进行外引线焊接(Outer Lead Bounding，OLB)的预备作业，及驱动IC组件的进料以及焊接作业，其中驱动IC可以使用TCP(Tape Carrier Package)、COF(Chip On Film)、或COG(Chip On Grass)的形式，并透 过异方性导电胶膜(Anisotropic Conductive Film，ACF)压合焊接到LCD上。接着再进行印刷电路板(Printed Wiring Board，PWB)的进料，以及同样透过ACF使其与驱动IC间，完成TCP、COF、或FPC(Flexible Printed Circuit)的焊接作业，到此即完成PCBI的制程。此阶段，一些自动化设备必须传输LCD，必须进行一些材料的涂布以及加热压合的动作，因此这些接触及压合都会产生大量瞬间的ESD现象出现，这种放电则多属LCD与设备接触时，在其内部的自由电荷(Free Charge)形成重新再分布行为。当之后的作业中有再接触行为出现时，因为前述的电荷储存造成电位的不平衡必然会造成ESD，这时形成的放电回路大都会通过IC，或从IC内部释放出，对IC而言，就如CDM的ESD；对整体模块或系统而言，即为模块储存电荷模式(Board Level Charged Device Model，BLCDM)的ESD。
在上述的PCBI制程中，要注意一些静电消除器(Air Ionizer)的位置，因使用静电消除器的目的，是用来建立工作环境中各部品间的等电位面，唯有等电位面的物体相接触时，才不致产生瞬间接触式的ESD大电流；即使同电位面的两物体接触后，当它们被分离开的瞬间，因本质电位面的不同及对自由电荷束敷力的不同，还是会有分离电荷产生，并形成ESD电流。
因此，需避免设备本身与待组装物的金属接点接触，因这样的接触往往会形成不安全的放电回路出现。而在半成品中这些金属接点通常都连接到了对ESD较敏感的IC组件，一旦有ESD的大电流出现时，这些IC组件一般都仅能耐受到一定的ESD能量，过大的电流量还是有机会影响到这些IC组件，必须注意到一些安全接地方法。安全接地并不是直接接地，直接接地是用于建立静态物体的电位面，能使它们共同连接到工作环境中特定的参考零电位，以达到工作平台上的各物体同在一等位面上；而安全接地则是对已知会产生ESD的路径上，提供一个高阻抗放电的路径，降低放电电流并能抑制放电反射波的一种接地。在PCBI的制程之后，接着会进行LCD与印刷电路板间的焊接检视，以及LCD显示的测试(一般称为A检或PCBI检测)。
到了组装程序，其中大多数的程序都是人工操作。在这个阶段，首先要完成PCBI后的LCD与背光模块(Backlight Module，BLM)的整合，为了避免异物在组装的作业中，进入模块的间隙，有时还会有点亮背光板(Back Light，BL)检测异物的程序。接着会进行控制电路板与铁框等的组合作业，最后再进行组装后模块的显示检测。最主要的ESD击伤或EOS破坏问
题，出现在这些人工组装程序中，其中特别是在撕除LCD上下两面保护膜时及之后的作业程序。保护膜的材质、撕模的方向、以及角度，都会影响到静电的产生量及储存量。而在撕膜后几项人工操作，严重的ESD或EOS破坏则经常出现在此。在撕膜后会有许多静电残存在LCD及IC的半导体材料中，在此的组装作业常会有将金属物接触到面板半成品中的一些裸露金属层的情形，因而造成瞬间的ESD回路，或是在点检的瞬间形成EOS。
宽带接入服务器如图一及图二所示就呈现出ESD及EOS的2种IC内部组件故障解析。在此之前的一些ESD破坏，有时是无法在B检以视觉的判断所检测出来，许多情况下，晶体管组件受到CDM的ESD击伤后，在其电性上的漏电电流往往仅有数百奈安培(nA)的电流量，其电子显微镜下的截面图(TEM)就如图三所示，这样的漏电电流在电性上原本就不易发现，而电子产品却依然可以正常运作，因此部分的故障现象在此就可能被忽略了。
接着，进行老化(Aging) 测试的可靠度筛检，一些潜在的可靠度问题，包含在前面提到已受到CDM ESD微小破坏的组件，经过这样的测试实验后，若测试图像能有效作用在这些原本被轻微破坏的晶体管组件上，这些LCM从Aging测试炉取出后的检测过程(一般称为C检)，
就会再度被检测出来。当然，在做Aging测试的设备若有一些设计或结构上的问题，或是连接器使用久后有裂化情形出现，那也会造成另一种EOS的破坏出现。最后这些筛检过良好的LCM，再经过外观检查后，就送入包装。在仅生产LCM的生产线，到此即完成了整个程序，否则还会有后续的系统组装及测试的制程程序，虽然到了系统端偶尔还会有ESD的现象出现，但最大的问题则多是电器讯号上的问题及EOS的问题了。本文是一切处理ESD防治的最高指导原则，是以建立工作环境中各物体间的等电位面为目标，以安全排放静电为手段，实现预防胜于的理想，能提升工厂良率，降低客退率，更节省了产品的生产成本，达到原料供应者、生产者与使用者多赢的局面。特别感谢CMO(台南各厂╱宁波╱佛山)，CPT(八德╱龙潭╱吴江╱福州╱深圳)、Hannstar(南京)、CTOC(福清)、 InnoLux(龙华)各公司在两岸各地的LCM厂合作协助，使得生产在线的许多现象都可以到根本问题研究出其基本原理，并获得改善验证。（本文由奇景光电研发中心产品静电技术部陈东旸提供）
图一：在组装过程中受到ESD破坏的Source驱动IC的输出端。抛光毛刷
图二：内部电路在组装后测试时的EOS现象的FA解析。
图三：晶体管组件受到CDM的静电击伤后的闸极故障位置在电子显微镜下的截面图。
如何在设计PCB时增强防静电ESD功能
关键字： PCB线路板电磁干扰主板维修 PCB生产 PCB加工 PCB设计 ATE电路板设计手机PCB板 PCB抄板 PCB改板电路板抄板 PCB制板单面板双层板样机制作设计软件
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。
尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。
预埋螺母对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。
确保每一个电路尽可能紧凑。夫妻药品
尽可能将所有连接器都放在一边。
如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。
在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。 在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。
PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。太阳能安全帽
在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.6
4mm。
衣架勾在卡的顶层和底层靠近安装孔的位置，每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开，以保持开路，或用磁珠/高频电容的跳接。
如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电极。
要以下列方式在电路周围设置一个环形地：
(1)除边缘连接器以及机箱地以外，在整个外围四周放上环形地通路。
(2)确保所有层的环形地宽度大于2.5mm。
(3)每隔13mm用过孔将环形地连接起来。
(4)将环形地与多层电路的公共地连接到一起。
(5)对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来。
不屏蔽的双面电路则应该将环形地连接到机箱地，环形地上不能涂阻焊剂，以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙，这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议