采用放大器反馈进行阻抗匹配的数据存储设备的制作方法

采用放大器反馈进行阻抗匹配的数据存储设备
1.相关申请的交叉引用
2.本技术要求于2020年11月20日提交的美国临时专利申请序列号63/116,218的优先权，该文献据此以引用方式全文并入本文。

背景技术：

3.数据存储设备诸如磁盘驱动器包括磁盘和连接到致动器臂的远侧端部的磁头，该致动器臂通过音圈电机(vcm)绕枢轴旋转，以将磁头径向地定位在磁盘之上。磁盘包括多个径向间隔的同心轨道，用于记录用户数据扇区和伺服扇区。伺服扇区包括磁头定位信息(例如，磁道地址)，该磁头定位信息由磁头读取并由伺服控制系统处理，以在致动器臂从磁道到磁道寻道时控制它。
4.通常通过调制感应线圈中的写入电流将数据写入磁盘，以在称为饱和记录的过程中将磁转变记录到磁盘表面上。在回读期间，磁转变由读取元件(例如，磁阻元件)感测，并且所得到的读取信号由合适的读取通道解调。热辅助磁记录(hamr)是最近的发展，其通过在写入操作期间加热磁盘表面来改善写入数据的质量，以降低磁介质的矫顽力，从而使得由写入线圈生成的磁场能够更容易地磁化磁盘表面。可以采用任何合适的技术在hamr记录中加热磁盘的表面，诸如通过用磁头的其他写入部件制造激光二极管和近场换能器(nft)。微波辅助磁记录(mamr)也是最近的发展，其通过使用旋转扭矩振荡器(sto)将高频辅助磁场施加到接近磁性颗粒的谐振频率的介质来改善写入数据的质量，从而使得由写入线圈生成的磁场更容易地磁化磁盘表面。
附图说明
5.图1a和图1b示出了磁盘驱动器形式的数据存储设备，该数据存储设备包括在磁盘上致动的磁头以及通过传输线耦接到磁头的读取元件的控制电路。
6.图2a示出了现有技术的共栅(cg)放大器，其被配置成在磁头的读取元件上施加偏置电压，并且在从磁盘读取数据时感测流过读取元件的电流的变化。
7.图2b示出了cg放大器的信号和噪声频率响应，包括由于传输线的谐振引起的噪声峰值。
8.图3a示出了一个实施方案，其中控制电路包括具有反馈电路的共源共栅(cs-cg)差分放大器，该反馈电路被配置成使得cs-cg差分放大器的输入阻抗基本上匹配传输线阻抗z0。
9.图3b示出了由于将输入阻抗与传输线阻抗z0匹配而引起的cs-cg差分放大器的噪声峰值的衰减。
10.图4示出了cs-cg差分放大器的一个实施方案，其中反馈电路包括耦接在cs-cg差分放大器的输入与输出之间的反馈电阻器。
11.图5示出了cs-cg差分放大器的一个实施方案，该cs-cg差分放大器包括被配置成控制读取元件的差分电压的第一反馈回路和被配置成控制读取元件的共模电压的第二反
馈回路。
12.图6a示出了cs-cg差分放大器的一个实施方案，其中反馈电路包括源极跟随器电路，该源极跟随器电路包括耦接到cs-cg差分放大器的输出的栅极和耦接到反馈电阻器的源极。
13.图6b示出了一个实施方案，其中用于控制读取元件的差分电压的第一反馈回路调节差分偏置电流，直到放大器输出电压在静止状态下达到零。
14.图6c示出了一个实施方案，其中用于控制读取元件的共模电压的第二反馈回路调节共模偏置电流，直到共模电压基本上等于静止状态下的地电位。
15.图6d示出了偏置电路的一个实施方案，该偏置电路被配置成偏置源极跟随器反馈电路的源极电压以基本上匹配cs-cg差分放大器的输入处的共模输入电压。
16.图7a示出了一个实施方案，其中伪浮动源极跟随器反馈电路的栅极通过电容器交流耦接到cs-cg差分放大器的输出。
17.图7b和图7c示出了偏置电路的一个实施方案，该偏置电路被配置成偏置伪浮动源极跟随器反馈电路的栅极电压和源极电压。
具体实施方式
18.图1a和图1b示出了根据一个实施方案的磁盘驱动器形式的数据存储设备，该数据存储设备包括在磁介质诸如磁盘4上致动的磁头2，其中磁头2包括被配置成当从磁盘4读取数据时生成读取信号的读取元件6。虽然磁盘驱动器用作本文的例示性示例，但本发明的各种实施方案可应用于和/或包括具有磁介质的其他类型的数据存储设备，诸如磁带驱动器。数据存储设备还包括控制电路8，该控制电路包括通过具有传输线阻抗z0的传输线12耦接到读取元件6的共源共栅(cs-cg)差分放大器10(例如，图3a)。控制电路8还包括耦接在cs-cg差分放大器10的输入与输出之间的反馈电路(例如，图3a的反馈电路141)，其中反馈电路被配置成使得cs-cg差分放大器10的输入阻抗基本上匹配传输线阻抗z0。
19.图1b示出了被配置成放大由读取元件6生成的读取信号的理想(无噪声)放大器16的框图。在该实施方案中，读取元件(例如，磁阻元件)生成ac读取信号，该信号表示由磁盘4上的变化磁通量引起的读取元件的电阻变化。在放大器16的输入处施加dc偏移，以便在读取元件6上施加偏置电压。理想放大器16的输出vout将包括信号分量和噪声分量，其中噪声分量可归因于理想放大器16放大非理想放大器的噪声(电压vn和电流in)以及来自读取元件6和介质的噪声(电压v’n
和电流i’n
)的程度。除了噪声分量减小读取信号的信噪比(snr)之外，传输线的阻抗z0可根据放大器16的输入阻抗引起读取信号(输出信号vout)的振幅和/或相位失真。
20.图2a示出了现有技术的共栅(cg)放大器，其被配置成在磁头的读取元件6上施加偏置电压vbias，并且在从磁盘读取数据时感测流过读取元件6的电流的变化。该cg放大器的噪声与其输入阻抗成比例，使得减小噪声意味着减小输入阻抗。然而，如图2b所示，由于信号通过具有不匹配终止的传输线传输，减小cg放大器的输入阻抗可引起输出信号的失真。在一个实施方案中，通过使用诸如图3a所示的反馈电路将cs-cg差分放大器的输入阻抗与传输线阻抗z0匹配以及通过降低放大器的电压噪声，信号传输线谐振(和噪声峰值)衰减，如图3b所示。
21.在本文所述的实施方案中，可采用任何合适的cs-cg差分放大器10。图4示出了包括内部cg放大器和外部cs放大器的cs-cg差分放大器的实施方案。cg放大器包括耦接在场效应晶体管m2和m3的栅极之间的偏置电压vbias，以便在读取元件rh上施加vbias。在一个实施方案中，通过共模电压(从地偏移的dc)和差模电压(栅极之间以及读取元件rh上的电压差)产生施加到栅极(以及读取元件rh上)的vbias。cs放大器包括场效应晶体管m1和m4，它们的相应栅极连接到读取元件rh的末端。在该实施方案中，图3a的每个反馈电路14i包括连接在cs-cg差分放大器的相应输出与相应输入之间的反馈电阻器rf。在该实施方案中，反馈电阻器rf可被配置成使得cs-cg差分放大器的输入阻抗基本上匹配传输线阻抗z0，并且不显著增大放大器的噪声。同样在该实施方案中，如图4所示，通过交叉耦接cs放大器和cg放大器的源极和漏极，放大器的噪声进一步降低。通过使源极通过相应的电容器201和202交叉耦接，实现噪声的进一步降低。在其他实施方案中，cs放大器和cg放大器的源极可直接交叉耦接(不使用电容器)，并且在其他实施方案中，cs放大器和cg放大器可在不交叉耦接源极和/或不交叉耦接漏极的情况下实现。
22.图5示出了一个实施方案，其中使用差分电流源和共模电流源来偏置cs-cg差分放大器的输入。在该实施方案中，差分电流源221和222向读取元件rh施加偏置电流ibias，以便由于用偏置电压vbias偏置读取元件rh而使cs-cg差分放大器的dc差分输出电压vout归零。共模电流源241和242被配置成使得施加到读取元件rh的共模电压接近地电位，从而防止对读取元件rh造成损坏。
23.图6a示出了cs-cg差分放大器的一个实施方案，其中图3a的每个反馈电路14i包括源极跟随器电路，该源极跟随器电路将反馈电阻器rf与放大器的输出解耦(并减少负载效应)。每个源极跟随器电路包括与cs放大器的相应晶体管m1和m4匹配的场效应晶体管ms1和ms2。在该实施方案中，每个场效应晶体管ms1和ms2包括直接耦接到cs-cg差分放大器的相应输出的栅极和耦接到相应反馈电阻器rf的源极。每个源极跟随器电路还包括电流源isf，该电流源耦接到场效应晶体管msi的源极，以便配置源极跟随器电路的输入阻抗。在一个实施方案中，偏置电路偏置源极跟随器电路的源极电压以基本上匹配cs-cg差分放大器的共模输入电压vcm(其中共模电压vcm由cg放大器的偏置电压vbias设定)。该实施方案设定放大器的共模输出电压，以便配置放大器的操作线性度和范围。图6d示出了偏置电路的一个实施方案，该偏置电路被配置成以将源极跟随器电路的源极电压偏置成基本上匹配放大器的共模输入电压vcm的水平调节施加到cs-cg差分放大器的供电电压vcs。在该实施方案中，电流源i1/k和场效应晶体管ms1/k’可按标量k和k'缩放(其中k’＝isf/i1*k)，以便降低偏置电路的功率消耗。在图6d的实施方案中，偏置电路的共模电压vcm被配置为cg放大器的偏置电压vbias的平均值。在另一个实施方案中，偏置电路的偏移电压voffset可略微增大(vcm+k)，以便调节公共供电电压vcs，从而增大cs-cg差分放大器的输入晶体管m1和m4的线性度或电压头。
24.图6b示出了一个实施方案，其中差分电流源221和222使用运算跨导放大器(ota)生成偏置电流ibias，该运算跨导放大器作为将cs-cg差分放大器的静态输出电压vout驱动到零的负反馈回路工作。图6c示出了一个实施方案，其中共模电流源241和242使用运算跨导放大器(ota)生成共模电流icm，该运算跨导放大器作为将读取元件rh的静态共模电压驱动到地的负反馈回路工作。
25.图7a示出了一个实施方案，其中每个源极跟随器电路的栅极通过相应的电容器261和262交流耦接到cs-cg差分放大器的相应输出。图7b和图7c示出了用于偏置源极跟随器电路的栅极电压和源极电压的偏置电路的实施方案，其中标量k可降低偏置电路的功率消耗。电流源生成偏置电流(电流源22i的缩放偏置电流ibias)，并且电压源将偏移电压配置成在读取元件rh上施加的差分偏置电压的一半(即，cg放大器的vbias生成的差分电压的一半)。
26.可采用任何合适的控制电路来实现上述实施方案，例如任何合适的集成电路或电路。例如，控制电路可以在读取通道集成电路内实现，或者在与读取通道分开的部件中实现，诸如数据存储控制器，或者上述某些操作可以由读取通道执行，而其他操作可以由数据存储控制器执行。在一个实施方案中，读取通道和数据存储控制器实现为单独的集成电路，并且在替代实施方案中，它们被制造成单个集成电路或片上系统(soc)。此外，控制电路可包括合适的电源电路和/或合适的前置放大器电路，这些电路实现为单独的集成电路，集成到读取通道或数据存储控制器电路中，或集成到soc中。
27.在一个实施方案中，控制电路包括执行指令的微处理器，该指令可操作以使微处理器执行本文所述的至少一些方面。指令可存储在任何计算机可读介质中。在一个实施方案中，它们可被存储在微处理器外部的或者与soc中的微处理器集成的非易失性半导体存储器上。在另一个实施方案中，控制电路包括合适的逻辑电路，诸如状态机电路。在一些实施方案中，流程图块中的至少一些可以使用模拟电路(例如，模拟比较器、定时器等)来实现，并且在其他实施方案中，块中的一些可以使用数字电路或模拟/数字电路的组合来实现。
28.此外，任何合适的电子设备，诸如计算设备、数据服务器设备、媒体内容存储设备、磁带驱动器等，可包括如上所述的存储介质和/或控制电路。
29.上述各种特征和过程可以彼此独立地使用，或者可以以各种方式组合。所有可能的组合和子组合均旨在落入本公开的范围内。另外，在一些具体实施中可以省略某些方法、事件或过程块。本文描述的方法和过程也不限于任何特定序列，并且与其相关的块或状态可以以适当的其他序列执行。例如，所描述的任务或事件可以以不同于具体公开的顺序执行，或者多个可以在单个块或状态中组合。示例性任务或事件可以串行、并行或以某种其他方式执行。可以向所公开的示例性实施方案添加任务或事件或从其中删除任务或事件。本文描述的示例性系统和部件可以与所描述的不同地配置。例如，与所公开的示例性实施方案相比，可以添加、移除或重新布置元件。
30.虽然已经描述了某些示例实施方案，但是这些实施方案仅作为示例呈现，并且不旨在限制本文所公开的发明的范围。因此，上述描述中的任何内容均不旨在暗示任何特定特征、特性、步骤、模块或块是必要的或必不可少的。实际上，本文描述的新颖方法和系统可以各种其他形式体现。此外，在不脱离本文公开的实施方案的实质的情况下，可以对本文描述的方法和系统的形式进行各种省略、替换和改变。

技术特征：

1.一种数据存储设备，包括：磁介质；在所述磁介质上致动的磁头，其中所述磁头包括被配置成当从所述磁介质读取数据时生成读取信号的读取元件；共源共栅(cs-cg)差分放大器，所述cs-cg差分放大器通过具有传输线阻抗z0的传输线耦接到所述读取元件；和反馈电路，所述反馈电路耦接在所述cs-cg差分放大器的输出与所述cs-cg差分放大器的输入之间，其中所述反馈电路被配置成使得所述cs-cg差分放大器的输入阻抗基本上匹配所述传输线阻抗z0。2.根据权利要求1所述的数据存储设备，其中所述反馈电路包括反馈电阻器，所述反馈电阻器具有耦接到所述cs-cg差分放大器的所述输入的第一端。3.根据权利要求2所述的数据存储设备，其中所述反馈电路还包括源极跟随器电路，所述源极跟随器电路包括耦接到所述cs-cg差分放大器的所述输出的栅极和耦接到所述反馈电阻器的第二端的源极。4.根据权利要求3所述的数据存储设备，其中所述源极跟随器电路的所述栅极通过电容器耦接到所述cs-cg差分放大器的所述输出。5.根据权利要求3所述的数据存储设备，还包括偏置电路，所述偏置电路被配置成偏置所述源极跟随器电路的源极电压以基本上匹配所述cs-cg差分放大器的所述输入处的共模输入电压。6.根据权利要求1所述的数据存储设备，其中所述cs-cg差分放大器包括：cg差分放大器，所述cg差分放大器包括共栅极；和偏置电压，所述偏置电压施加在所述cg差分放大器的所述共栅极之间，以便在所述读取元件上施加所述偏置电压。7.根据权利要求6所述的数据存储设备，其中所述cg差分放大器还包括交叉耦接的源极。8.根据权利要求7所述的数据存储设备，其中所述cg差分放大器的所述源极通过相应的电容器交叉耦接。9.根据权利要求6所述的数据存储设备，其中所述cs-cg差分放大器还包括cs差分放大器，所述cs差分放大器包括：第一输入和第二输入，所述第一输入和所述第二输入通过所述传输线耦接到所述读取元件的相应端；和第一漏极和第二漏极，所述第一漏极和所述第二漏极交叉耦接到所述cg差分放大器的第一漏极和第二漏极。10.一种数据存储设备，包括：磁介质；在所述磁介质上致动的磁头，其中所述磁头包括被配置成当从所述磁介质读取数据时生成读取信号的读取元件；共源共栅(cs-cg)差分放大器，所述cs-cg差分放大器通过传输线耦接到所述读取元件；
源极跟随器反馈电路，所述源极跟随器反馈电路耦接在所述cs-cg差分放大器的输出与所述cs-cg差分放大器的输入之间；和偏置电路，所述偏置电路被配置成偏置所述源极跟随器反馈电路的源极电压以基本上匹配所述cs-cg差分放大器的所述输入处的共模输入电压。11.根据权利要求10所述的数据存储设备，其中所述源极跟随器反馈电路被配置成使得所述cs-cg差分放大器的输入阻抗基本上匹配所述传输线的传输线阻抗z0。12.根据权利要求10所述的数据存储设备，其中所述源极跟随器反馈电路包括反馈电阻器，所述反馈电阻器具有耦接到所述cs-cg差分放大器的所述输入的第一端和耦接到所述源极跟随器反馈电路的源极的第二端。13.根据权利要求12所述的数据存储设备，其中所述源极跟随器反馈电路还包括耦接到所述cs-cg差分放大器的所述输出的栅极。14.根据权利要求13所述的数据存储设备，其中所述源极跟随器反馈电路的所述栅极通过电容器耦接到所述cs-cg差分放大器的所述输出。15.根据权利要求10所述的数据存储设备，其中所述cs-cg差分放大器包括：cg差分放大器，所述cg差分放大器包括共栅极；和偏置电压，所述偏置电压施加在所述cg差分放大器的所述共栅极之间，以便在所述读取元件上施加所述偏置电压。16.根据权利要求15所述的数据存储设备，其中所述cg差分放大器还包括交叉耦接的源极。17.根据权利要求16所述的数据存储设备，其中所述cg差分放大器的所述源极通过相应的电容器交叉耦接。18.根据权利要求15所述的数据存储设备，其中所述cs-cg差分放大器还包括cs差分放大器，所述cs差分放大器包括：第一输入和第二输入，所述第一输入和所述第二输入通过所述传输线耦接到所述读取元件的相应端；和第一漏极和第二漏极，所述第一漏极和所述第二漏极交叉耦接到所述cg差分放大器的第一漏极和第二漏极。19.一种控制电路，包括：共源共栅(cs-cg)差分放大器，所述cs-cg差分放大器被配置成通过具有传输线阻抗z0的传输线耦接到数据存储设备的磁头的读取元件；和反馈电路，所述反馈电路耦接在所述cs-cg差分放大器的输出与所述cs-cg差分放大器的输入之间，其中所述反馈电路被配置成使得所述cs-cg差分放大器的输入阻抗基本上匹配所述传输线阻抗z0。20.根据权利要求19所述的控制电路，其中所述cs-cg差分放大器包括：cg差分放大器，所述cg差分放大器包括共栅极；和偏置电压，所述偏置电压施加在所述cg差分放大器的所述共栅极之间，以便在所述读取元件上施加所述偏置电压。21.一种控制电路，包括：共源共栅(cs-cg)差分放大器，所述cs-cg差分放大器被配置成通过传输线耦接到数据
存储设备的磁头的读取元件；源极跟随器反馈电路，所述源极跟随器反馈电路耦接在所述cs-cg差分放大器的输出与所述cs-cg差分放大器的输入之间；和偏置电路，所述偏置电路被配置成偏置所述源极跟随器反馈电路的源极电压以基本上匹配所述cs-cg差分放大器的所述输入处的共模输入电压。22.根据权利要求21所述的控制电路，其中所述cs-cg差分放大器包括：cg差分放大器，所述cg差分放大器包括共栅极；和偏置电压，所述偏置电压施加在所述cg差分放大器的所述共栅极之间，以便在所述读取元件上施加所述偏置电压。

技术总结

本发明公开了一种数据存储设备，该数据存储设备包括在磁介质上致动的磁头，其中磁头包括被配置成在从磁介质读取数据时生成读取信号的读取元件。共源共栅(CS-CG)差分放大器通过具有传输线阻抗Z0的传输线耦接到读取元件。反馈电路耦接在CS-CG差分放大器的输出与CS-CG差分放大器的输入之间，其中反馈电路被配置成使得CS-CG差分放大器的输入阻抗基本上匹配传输线阻抗Z0。。。