首页 > 专利查询

存储器装置组或所述组的部分之间的驱动器共享的制作方法

存储器装置组或所述组的部分之间的驱动器共享
1.交叉参考
2.本专利申请要求由何(he)等人于2021年8月20日提交的标题为“存储器装置组或所述组的部分之间的驱动器共享(driver sharing between banks or portions of banks of memory devices)”的第17/407,822号美国专利申请的优先权，所述美国专利申请转让给本受让人并且明确地以全文引用的方式并入本文中。
技术领域
3.技术领域涉及存储器装置组或所述组的部分之间的驱动器共享。

背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为不同状态来存储信息。例如，二进制存储器单元可编程为两种支持状态中的一种，通常由逻辑1或逻辑0标示。在一些实例中，单个存储器单元可以支持多于两种状态，所述状态中的任一种可以被存储。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
5.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性或非易失性的。例如feram的非易失性存储器即使在无外部电源存在的情况下仍可长时间维持其所存储的逻辑状态。易失性存储器装置，例如，dram在与外部电源断开连接时可能丢失其所存储状态。

技术实现要素：

6.描述一种设备。所述设备可包含存储器单元组和字线驱动器，所述存储器单元组包含第一部分和第二部分，所述字线驱动器与所述存储器单元组耦合并且被配置成激活所述存储器单元组的字线。在一些实例中，所述字线驱动器可包含：主控字线驱动器，作为对所述存储器单元组执行存取操作的部分，所述主控字线驱动器被配置成产生到所述组的所述第一部分或所述第二部分的第一信号；以及地址驱动器，作为对所述存储器单元组执行所述存取操作的部分，所述地址驱动器被配置成产生到所述组的所述第一部分和所述第二部分两者的第二信号，其中目标字线被配置成至少部分地基于所述主控字线驱动器产生所述第一信号并且所述地址驱动器产生所述第二信号而激活。
7.描述一种设备。所述设备可包含：第一存储器单元组，其包含第一部分和第二部分；第二存储器单元组，其包含第三部分和第四部分；以及字线驱动器，其与所述第一存储器单元组和所述第二存储器单元组耦合，所述字线驱动器被配置成激活所述第一存储器单元组的第一字线或激活所述第二存储器单元组的第二字线。在一些实例中，所述字线驱动
器可包含：主控字线驱动器，作为执行存取操作的部分，所述主控字线驱动器被配置成产生用于所述第一组或所述第二组的第一信号；以及地址驱动器，作为执行所述存取操作的部分，所述地址驱动器被配置成产生到所述第一组或所述第二组的一部分的第二信号，其中所述第一组或所述第二组的目标字线被配置成基于所述主控字线驱动器产生所述第一信号并且所述地址驱动器产生所述第二信号而激活。
8.描述一种方法。所述方法可包含:接收存取存储器单元组中的一或多个存储器单元的命令，其中所述存储器单元组包含第一部分和第二部分；基于所述命令而将主控字线驱动器的前置级驱动器耦合到所述主控字线驱动器的与所述第一部分相关联的第一末级驱动器或所述主控字线驱动器的与所述第二部分相关联的第二末级驱动器；基于所述将所述前置级驱动器耦合到所述第一末级驱动器或所述第二末级驱动器，将与所述第一部分的一组字线或所述第二部分的所述一组字线耦合的主控字线激活到第一电压；以及基于激活所述主控字线而激活所述一组字线中与所述一或多个存储器单元耦合的字线。
附图说明
9.图1示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的存储器裸片的实例。
10.图2示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的组件图的实例。
11.图3示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的存储器装置架构的实例。
12.图4示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的组件图的实例。
13.图5示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的存储器装置架构的实例。
14.图6示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的组件图的实例。
15.图7a示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的电路图的实例。
16.图7b示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的时序图的实例。
17.图8示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的存储器装置的框图。
18.图9示出了说明根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的一或多种方法的流程图。
具体实施方式
19.存储器装置可以执行存取操作来存取(例如，读取或写入)存储器阵列中的存储器单元的一或多个行。存储器装置的存储器阵列可被划分成多个存储器单元组，其中可独立于彼此存取每个组。在一些实例中，可一次仅存取组的一部分。存储器装置可包含被配置成
存取存储器单元组的驱动器和其它电路系统。这些驱动器的功能可为将信号驱动或路由到存储器单元组中的组件。这些驱动器中的一个的实例可为被配置成激活存储器装置的字线的字线驱动器。
20.所述字线驱动器可包含地址驱动器和主控字线驱动器。在一个实例中，存储器装置可从主机装置接收存取组的一部分中的存储器单元的命令。在接收到命令之后，字线驱动器可被配置成激活由命令指示的目标字线。为了实现激活目标字线，主控字线驱动器可将对应于整个组的主控字线偏置到第一电压，并且地址驱动器可将组的一部分中的地址线偏置到第二电压，其中第一电压可小于第二电压。主字线的偏置与地址线的偏置组合可激活命令中所指示的目标字线并且允许存储器装置存取组的一部分中的存储器单元。为了支持如上文所描述的操作，字线驱动器可包含用于组的一个主控字线驱动器和用于组的每个部分的单独地址线驱动器。在一个组处支持多个地址线驱动器的电路系统可能很大，并且在一些实例中，当与其它架构相比时可能会增加存储器装置的总体大小。
21.存储器装置组或不同存储器装置组的部分可共享字线驱动器的组件，以致力于减小存储器装置的字线驱动器的总体大小。在一些实例中，主控字线驱动器可被配置成产生用于同一组的不同部分的信号。在一些实例中，主控线驱动器可被配置成产生用于不同组的信号。
22.主控字线驱动器可包含前置级驱动器和末级驱动器。前置级驱动器可将从组逻辑电路系统输出的控制信号路由到末级驱动器，并且末级驱动器可基于控制信令而激活主控主字线。在其它存储器装置架构中，每个组可具有对应于主控字线驱动器的单个前置级驱动器和对应于主控字线驱动器的单个末级驱动器。
23.包含如本文所描述的存储器装置架构的技术、装置和系统允许在组的不同部分之间共享主控字线驱动器。例如，主字线驱动器可包含用于整个组的单个前置级驱动器和用于组的每个部分的末级驱动器。在存取操作期间，单个前置级驱动器可将从组逻辑电路系统输出的控制信号路由到对应于组的正被存取的一部分的末级驱动器，并且末级驱动器可基于控制信令而对所述部分的主字线进行偏置。
24.包含如本文所描述的存储器装置架构的技术、装置和系统允许在不同存储器装置组之间共享主控字线驱动器。例如，主字线驱动器的组件可在两个或更多个存储器装置组之间共享。在此类实例中，两个或更多个组中的每个组可具有对应地址驱动器，并且在存取操作期间，地址驱动器可对其相应组的正被存取的一部分中的地址线进行偏置。此外，主字线驱动器可包含用于至少两个组的单个前置级驱动器和用于两个或更多个组中的每个组的末级驱动器。在存取操作期间，单个前置级驱动器可将从组逻辑电路系统输出的控制信令路由到对应于正被存取的组的末级驱动器，并且末级驱动器可基于控制信令而对所述组的主字线进行偏置。当相比于其它存储器装置架构时，共享组的部分之间或不同组之间的主字线驱动器组件可减小存储器装置的字线驱动器的大小。
25.最初在如参考图1所描述的裸片的上下文中描述本公开的特征。在如参考图2-7b所描述的组件图、存储器装置架构和电路图的上下文中描述本公开的特征。本公开的这些和其它特征通过与如参考图8-9所描述的存储器装置组或所述组的部分之间的驱动器共享有关的设备图和流程图进一步示出并且参考所述设备图和流程图进一步描述。
26.图1示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱
动器共享的存储器裸片100的实例。在一些实例中，存储器裸片100可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片100可包含一或多个存储器单元105，其可各自可编程以存储不同逻辑状态(例如，编程到一组两个或更多个可能的状态中的一个)。例如，存储器单元105可用于一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元105(例如，多层存储器单元)可为可用于一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。
27.存储器单元105可存储表示电容器中的可编程状态的电荷。dram架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。例如，可使用非线性介电材料。存储器单元105可包含逻辑存储组件，例如电容器130和切换组件135。电容器130可为介电电容器或铁电电容器的实例。电容器130的节点可与电压源140耦合，所述电压源可以是电池板参考电压，例如vpl；或者可以是接地，例如vss。
28.存储器裸片100可包含以例如网格状图案的图案布置的一或多个存取线(例如，一或多个字线110和一或多个数字线115)。存取线可为与存储器单元105耦合的导电线，并且可用于对存储器单元105进行存取操作。在一些实例中，字线110可被称为行线。在一些实例中，数字线115可被称为列线或位线。对存取线、行线、列线、字线、数字线或位线等的引用可在不影响理解或操作的情况下互换。存储器单元105可定位在字线110与数字线115的相交处。
29.可通过激活或选择例如字线110或数字线115中的一或多者等存取线，来对存储器单元105执行例如读取和写入等操作。通过对字线110和数字线115施加偏压(例如，将电压施加到字线110或数字线115)，可存取它们相交处的单个存储器单元105。二维或三维配置中的字线110和数字线115的相交处可被称为存储器单元105的地址。
30.可通过行解码器120和列解码器125来控制对存储器单元105的存取。例如，行解码器120可从本地存储器控制器接收行地址，并且基于接收到的行地址来激活字线110。列解码器125可从本地存储器控制器接收列地址，并且可基于接收到的列地址激活数字线115。在一些实例中，行解码器120可包含字线驱动器。字线驱动器可在存取操作(例如，读取或写入操作)期间激活一或多个字线110，并且可包含至少一个地址驱动器和一个主控字线驱动器。
31.可通过使用字线110激活或撤销激活切换组件135来实现选择或取消选择存储器单元105。电容器130可使用切换组件135与数字线115耦合。例如，当撤销激活切换组件135时，电容器130可与数字线115隔离，并且当激活切换组件135时，电容器130可与数字线115耦合。
32.字线110可为与用于对存储器单元105执行存取操作的存储器单元105电子通信的导电线。在一些架构中，字线110可与存储器单元105的切换组件135的栅极耦合，并且可用于控制存储器单元的切换组件135。在一些架构中，字线110可与存储器单元105的电容器的节点耦合，并且存储器单元105可不包含切换组件。
33.数字线115可为将存储器单元105与感测组件145连接的导电线。在一些架构中，存储器单元105可在存取操作的部分期间选择性地与数字线115耦合。例如，字线110和存储器单元105的切换组件135可用于使存储器单元105的电容器130和数字线115耦合和/或隔离。
在一些架构中，存储器单元105可与数字线115耦合。
34.感测组件145可用于检测存储在存储器单元105的电容器130上的状态(例如，电荷)，并且基于所存储状态来确定存储器单元105的逻辑状态。感测组件145可包含一或多个感测放大器以放大或以其它方式转换因存取存储器单元105而产生的信号。感测组件145可将从存储器单元105检测到的信号与参考150(例如，参考电压)进行比较。存储器单元105的检测到的逻辑状态可被提供为感测组件145的输出(例如，到输入/输出155)，并且可向包含存储器裸片100的存储器装置的另一组件指示检测到的逻辑状态。
35.本地存储器控制器可控制通过各种组件(例如，行解码器120、列解码器125、感测组件145)对存储器单元105的存取。在一些实例中，行解码器120、列解码器125和感测组件145中的一或多者可与本地存储器控制器共址。本地存储器控制器可用于接收来自一或多个不同存储器控制器(例如，与主机装置相关联的外部存储器控制器、与存储器裸片100相关联的另一控制器)的命令或数据中的一或多者，将所述命令或所述数据(或两者)转换为可由存储器裸片100使用的信息，对存储器裸片100执行一或多个操作，并且基于执行所述一或多个操作，将数据从存储器裸片100传送到主机装置。本地存储器控制器可以生成行信号和列地址信号以激活目标字线110和目标数字线115。本地存储器控制器还可产生并控制在存储器裸片100的操作期间使用的各种电压或电流。一般来说，本文所论述的所施加电压或电流的幅值、形状或持续时间可改变，并且对于操作存储器裸片100时论述的各种操作来说可能不同。
36.本地存储器控制器可用于对存储器裸片100的一或多个存储器单元105执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器响应于各种存取命令(例如，来自主机装置)而执行或另外协调。本地存储器控制器可用于执行此处未列出的其它存取操作或与存储器裸片100的操作有关的不与存取存储器单元105直接相关的其它操作。
37.本地存储器控制器可用于对存储器裸片100的一或多个存储器单元105执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片100的存储器单元105可被编程来存储所要逻辑状态。本地存储器控制器可标识将对其执行写入操作的目标存储器单元105。本地存储器控制器可标识与目标存储器单元105耦合的目标字线110和目标数字线115(例如,目标存储器单元105的地址)。本地存储器控制器可激活目标字线110和目标数字线115(例如，将电压施加到字线110或数字线115)，以存取目标存储器单元105。本地存储器控制器可在写入操作期间将特定信号(例如，写入脉冲)施加到数字线115，以将特定状态(例如，电荷)存储在存储器单元105的电容器130中。用作写入操作的部分的脉冲可在一持续时间内包含一或多个电压电平。
38.本地存储器控制器可用于对存储器裸片100的一或多个存储器单元105执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片100的存储器单元105中的逻辑状态。本地存储器控制器可标识将对其执行读取操作的目标存储器单元105。本地存储器控制器可标识与目标存储器单元105耦合的目标字线110和目标数字线115(例如,目标存储器单元105的地址)。本地存储器控制器可激活目标字线110和目标数字线115(例如，将电压施加到字线110或数字线115)，以存取目标存储器单元105。目标存储器单元105可响应于对存取线进行偏置而将信号传送到感测组件145。感测组件145可放大所述信号。本地存
储器控制器可激活感测组件145(例如，闩锁感测组件)，并且从而将从存储器单元105接收到的信号与参考150进行比较。基于所述比较，感测组件145可确定存储在存储器单元105上的逻辑状态。
39.在一些实例中，存储器单元105的阵列可被划分成存储器单元105的组，并且存储器单元105的每个组可包含存储器单元105的多个不同部分。在一些实例中，存储器装置可接收存取(例如，读取或写入)位于组的一部分中的存储器单元105的一或多个行的命令。行解码器120(例如，字线驱动器)可包含地址驱动器和主控字线驱动器。在接收到命令之后，行解码器120可被配置成激活由命令指示的目标字线。为了实现激活目标字线，主控字线驱动器可将与所述组相关联的主控字线偏置到第一电压，并且将与所述组的所述部分相关联的地址线偏置到第二电压，以激活对应于存储器单元105的所述行的目标字线。为了支持此操作，每个组可共享主控字线驱动器，并且所述组的每个部分可具有其自身的地址线驱动器。
40.如本文所描述，主字线驱动器的组件中的一些可跨越组或不同组的部分共享。在一些实例中，主字线驱动器和地址驱动器可包含前置级驱动器和末级驱动器。在一个实例中，可横跨组的不同部分共享地址线的前置级驱动器和末级驱动器。因此，可横跨组的不同部分共享主控字线驱动器的前置级驱动器。当存储器装置接收到存取所述组的一部分中的存储器单元的一或多个行的命令时，可将主控字线驱动器的前置级驱动器的输出路由到耦合到所述组的一部分的主字线驱动器的目标末级驱动器。目标末级驱动器可偏置或激活对应于存储器单元的行的主字线。另外，地址驱动器可偏置或激活所述组的对应于存储器单元的一或多个行的地址线。由于偏置或激活主字线和地址线，可激活对应于存储器单元的待被存取的行的字线，并且可随后存取存储器单元的行。
41.在另一实例中，可横跨不同存储器组共享主字线驱动器的前置级驱动器。在此实例中，每个组可具有对应地址线驱动器。当存储器装置接收到存取所述组的一部分处的存储器单元的行的命令时，可将主字线驱动器的前置级驱动器的输出路由到与所述组耦合的主字线驱动器的末级驱动器。末级驱动器可偏置或激活对应于存储器单元的行的主字线。另外，地址驱动器可偏置或激活所述组的对应于存储器单元的行的地址线。由于偏置或激活主字线和地址线，可激活对应于存储器单元的待被存取的行的字线，并且可随后存取存储器单元的行。当相比于其它存储器装置架构时，通过在组之间共享主字线驱动器组件可以减小存储器装置的总体大小。
42.图2示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的组件图200的实例。在一些实例中，组件图200可包含字线驱动器220，其可为如参考图1所描述的行解码器120的实例或行解码器120的一部分。
43.存储器装置可包含被配置成存储一或多个逻辑状态的存储器单元阵列。存储器单元阵列可被划分成组250，并且每个组250可包含多个部分。组250的部分可包含相同数目个存储器单元(例如，相同数目个列和行)或不同数目个存储器单元(例如，不同数目个列和行)。可一次仅存取组250的一个部分。
44.作为一个实例，可将组250划分成第一部分和第二部分。为了存取组250的第一部分中的存储器单元的行，主机装置可将读取命令传输到存储器装置，其中读取命令可指示存储器单元的正被存取的行的地址。存储器装置可提取行地址并且将行地址输入到组逻辑
210中。在一些实例中，组逻辑210可在组250的第一部分与第二部分之间共享。组逻辑210可耦合到字线驱动器220，并且可基于行地址将控制信号215输出到字线驱动器220。如果行地址与第一部分相关联，那么组逻辑210可将控制信号215输出到用于第一部分的字线驱动器220。
45.字线驱动器220可包含主控字线驱动器225和地址驱动器240。主控字线驱动器225可实施至少前置级驱动器230和末级驱动器235。在一些实例中，主控字线驱动器225可在组250的不同部分之间共享。在此类实例中，组250的每个部分可具有包含在主控字线驱动器225中的对应末级驱动器235。也就是说，主控字线驱动器225可包含耦合到第一部分的末级驱动器235和耦合到第二部分的不同末级驱动器235。在此情况下，可在第一部分与第二部分之间共享前置级驱动器230。也就是说，字线驱动器220可包含耦合到第一部分的末级驱动器235或第二部分的末级驱动器235的前置级驱动器230。另外，地址驱动器240可包含前置级驱动器和末级驱动器(例如，图2中未示出)。地址驱动器240的前置级驱动器和末级驱动器可在组250的部分(例如，第一部分与第二部分)之间共享。在一些实例中，地址驱动器240可实施“或”逻辑(例如，“或”门)以产生跨越组250的所有部分(例如，第一部分和第二部分)的地址线信号。
46.作为另一实例，主控字线驱动器225可在不同组(例如，第一组与第二组)之间共享。在此类实例中，每个组250可具有包含在主控字线驱动器225中的对应末级驱动器235。也就是说，主控字线驱动器225可包含耦合到第一组250的末级驱动器235和耦合到第二组250的不同末级驱动器235。在此情况下，可在第一组250与第二组250之间共享前置级驱动器230。也就是说，主控字线驱动器225可包含耦合到第一组250的末级驱动器235或第二组250的末级驱动器235的前置级驱动器230。
47.在存取操作期间，前置级驱动器230可从组逻辑210接收控制信号215，并且将控制信号215路由到末级驱动器235中的一个(例如，第一部分的末级驱动器235、第二部分的末级驱动器235、第一组的末级驱动器235或第二组的末级驱动器235)。例如，如果控制信令用于组250的第一部分，那么前置级驱动器230可与第一部分的末级驱动器235耦合并且与第二部分的末级驱动器235解耦。在从前置级驱动器230接收到控制信号215之后，末级驱动器235连同地址驱动器240可将字线信号245输出到组250。也就是说，末级驱动器235和地址驱动器240可激活对应于存储器单元的待被存取的行的字线265。
48.图2所示的电路可为支持产生字线信号245的电路的一部分的实例。电路可包含耦合到字线265和地址线260-a的主控字线255。在一些实例中，字线265可为对应于命令中所指示的行地址的目标字线或字线的实例。尽管图2示出耦合到单个地址线260和单个字线265的主控字线255，所述主控字线255可耦合到多个地址线260-a和对应字线265。例如，单个主控字线255可耦合到地址线260和字线265的八个不同集合。另外，电路可包含多个电子组件，例如晶体管270。晶体管270可为pmos晶体管或nmos晶体管的实例。晶体管270-a可具有耦合到地址线260-a的一端，可耦合到字线265的另一端，以及耦合到主控字线255的栅极。晶体管270-c可具有耦合到地的一端，耦合到字线265的另一端，以及耦合到主控字线255的栅极。晶体管270-b可具有耦合到地的一端，可耦合到字线265的另一端，以及耦合到地址线260-b的栅极。地址线260-a和地址线260-b可为互补地址线260。
49.如上文所描述，末级驱动器235可从前置级驱动器230接收用于组250的第一部分
的控制信号215。在接收到控制信号215之后，末级驱动器235可将主控字线255偏置到第一电压。另外，地址驱动器240可将地址线260-a偏置到第二电压。在一些实例中，第一电压可小于第二电压。也就是说，第一电压可表示低状态，并且第二电压可表示低状态。在一些实例中，主控字线255和地址线260-a的这种电压差可激活字线265。当相比于可减小存储器装置的总体大小的其它方法时，如本文所描述的方法可减少字线驱动器220中包含的电路相应的量。
50.图3示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的存储器装置架构300的实例。在一些实例中，存储器装置架构300可实施组件图200的方面。例如，存储器装置架构300可以包含组305、主控字线驱动器315、地址驱动器320和组逻辑325，这些可为如参考图2所描述的组250、主控字线驱动器225、地址驱动器240和组逻辑210的实例。
51.在一些实例中，存储器装置可分离成不同层。例如，存储器装置可包含至少金属层和存储器阵列层。存储器阵列层可包含存储器单元阵列，并且金属层可包含将信号(例如，字线信号、数字线信号等)驱动到存储器阵列层的驱动器。在一些实例中，所述金属层可位于存储器阵列层下方或上方。在一些实例中，金属层可为阵列下cmos(cua)层的实例。在其它实例中，金属层可位于与存储器阵列层相同的层级处。
52.存储器单元阵列可描述为重叠数字线和字线的集合，并且存储器单元可位于字线和数字线的每个相交处。在一些实例中，存储器阵列可被划分成组305。存储器阵列的每个组305中包含的存储器单元的数量可在存储器装置处预先配置。此外，每个组可被划分成不同部分310。例如，组305可被划分成部分310-a和部分310-b。可一次仅存取(例如，写入或读取)一个部分310。在一些实例中，组305的每个部分310可包含相同量的存储器单元(例如，相同量的字线和数字线)。在其它实例中，组305的每个部分310可包含不同数量的存储器单元(例如，不同数量的字线和数字线)。
53.如参考图2所描述的，可以在部分310之间共享一或多个驱动器或驱动器的子组件。在一个实例中，地址驱动器320可在部分310-a与部分310-b之间共享。在此类实例中，地址驱动器320可位于金属层中的部分310-a与部分310-b之间。地址驱动器320可耦合到一组地址线，其中每个地址线耦合到部分310-a和部分310-b的相应数字线。因而，地址驱动器可在存取操作期间产生到部分310-a和部分310-b两者的信号，或更具体地，地址驱动器可在存取操作期间对耦合到部分310-a和部分310-b两者共同的目标数字线的地址线进行偏置。
54.另外，主控字线驱动器315的子组件可在部分310-a与部分310-b之间共享。在一些实例中，主控字线驱动器315可位于金属层中的部分310-a与部分310-b之间。构成主控字线驱动器315的组件可为前置级驱动器和末级驱动器。在一些示例中，可在部分310-a与部分310-b之间共享前置级驱动器，而可不在部分310-a与部分310-b之间共享末级驱动器。也就是说，可存在用于每个部分310的末级驱动器。第一末级驱动器可耦合到第一组主控字线，其中每个主控字线可耦合到部分310-a的一组字线的子集，并且第二末级驱动器可耦合到第二组主控字线，其中每个主控字线可耦合到部分310-b的一组数字线的子集。前置级驱动器可耦合到组逻辑325以及第一末级驱动器或第二末级驱动器中的任一个。在存取操作期间，末级驱动器可产生到部分310-a或部分310-b的信号，或更具体地，末级驱动器可偏置耦合到部分310-a或部分310-b的目标字线的主控字线。
55.此外，可在部分310-a与部分310-b之间共享组逻辑325。组逻辑325可位于金属层中的部分310-a和部分310-b的侧面。在存取操作期间，组逻辑325可产生用于部分310-a的控制信号和用于部分310-b的控制信号，并且选择用于部分310-a的控制信号或用于部分310-b的控制信号以输入到前置级驱动器中。当相比于其它存储器装置架构时，存储器装置架构300可节省空间。
56.图4示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的组件图400的实例。在一些实例中，组件图400可实施组件图200的方面。例如，组件图400可包含组逻辑405、前置级驱动器430和末级驱动器440，这些可为如参考图2所描述的组逻辑210、前置级驱动器230和末级驱动器235的实例。
57.如参考图3所描述的，主字线驱动器和组逻辑405的组件可以在组的部分之间共享。在一些实例中，所述组可被划分成第一部分和第二部分。存储器装置可从主机装置接收存取所述组的一部分中的存储器单元的存取命令。例如，存储器装置可接收存取第一部分中的存储器单元的存取命令。为了存取第一部分中的存储器单元，组逻辑405可产生行因子信号410-a和行因子信号410-b。行因子信号410-a可对应于可与第一部分的主字线有关的经解码行地址，并且行因子信号410-b可对应于可与第二部分的主字线有关的经解码行地址。
58.在一些实例中，组逻辑405可将行因子信号410-a和行因子信号410-b输入到多路复用器420中。多路复用器420的功能可为将行因子信号410-a或行因子信号410-b中的一个输出到前置级驱动器430。多路复用器420可基于部分使能信号415确定行因子信号410中的哪一个要输出。如果存取命令中所指示的行地址对应于第一部分，那么存储器装置可以将部分使能信号415-a输入到多路复用器420中，并且多路复用器420可将行因子信号410-a输出到前置级驱动器430。如果存取命令中所指示的行地址对应于第二部分，那么存储器装置可将部分使能信号415-b输入到多路复用器420中，并且多路复用器420可将行因子信号410-b输出到前置级驱动器430。连同行因子信号410，前置级驱动器430可接收前置因子信号425。
59.在前置级驱动器430与末级驱动器440之间的可为选择电路(或选择组件)。选择电路的功能可为将前置级驱动器430选择性地耦合到对应于目标字线的末级驱动器440(例如，将前置级驱动器430与末级驱动器440-a或末级驱动器440-b中的一个耦合)。选择电路可包含晶体管435-a和晶体管435-b。对于晶体管435-a，一端可耦合到末级驱动器440-a，另一端可耦合到前置级驱动器430，并且栅极可耦合到部分使能信号415-a。对于晶体管435-b，一端可耦合到末级驱动器440-b，另一端可耦合到前置级驱动器430，并且栅极可耦合到部分使能信号415-a。如果存取命令指示对应于第一部分的行地址，那么存储器装置可增加前置因子信号425、部分前置因子信号445-a和部分使能信号415-a的电压，从而使晶体管435-a激活，进而将前置级驱动器430与末级驱动器440电耦合。这可允许前置级驱动器430将行因子信号410-a路由到末级驱动器440-a。在接收到行因子信号410-a之后，末级驱动器440-a可产生主控字线信号或激活对应于存取命令中所指示的行地址的主字线。
60.替代地，存取命令可指示对应于第二部分的行地址。在此情况下，存储器装置可增加前置因子信号425、部分前置因子信号445-b，和部分使能信号415-b的电压，从而使晶体管435-b激活，进而将前置级驱动器430与末级驱动器440-b电耦合。这可允许前置级驱动器
430将行因子信号410-b路由到末级驱动器440-b。在接收到行因子信号410-b之后，末级驱动器440-b可产生主字线信号或激活对应于存取命令中所指示的行地址的主字线。
61.图5示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的存储器装置架构500的实例。在一些实例中，存储器装置架构500可实施组件图200的方面。例如，存储器装置架构500可以包含组505、主控字线驱动器515、地址驱动器520和组逻辑525，这些可以是如参考图2所描述的组250、主控字线驱动器225、地址驱动器240和组逻辑210的实例。
62.在一些实例中，存储器装置可分离成不同层。例如，存储器装置可包含至少金属层和存储器阵列层。存储器阵列层可包含存储器单元阵列，并且金属层可包含将信号(例如，字线信号、数字线信号等)驱动到存储器阵列层的驱动器。在一些实例中，所述金属层可位于存储器阵列层下方或上方。在一些实例中，金属层可为cua层的实例。在其它实例中，金属层可位于与存储器阵列层相同的层级处。
63.存储器单元阵列可描述为重叠数字线和字线的集合，并且存储器单元可位于字线和数字线的每个相交处。在一些实例中，存储器阵列可被划分成组505。例如，存储器阵列可被拆分成组505-a和组505-b。存储器阵列的每个组505中包含的存储器单元的数量可在存储器装置处预先配置。此外，每个组可被划分成不同部分。例如，组505-a可被划分成第一部分和第二部分。类似地，组505-b可被划分成第三部分和第四部分。可一次仅存取(例如，写入或读取)一个部分，但可同时或在重叠时间间隔期间存取不同组505。在一些实例中，组505的每个部分可包含相同量的存储器单元(例如，相同量的字线和数字线)。在其它实例中，组505的每个部分可包含不同数量的存储器单元(例如，不同数量的字线和数字线)。
64.如参考图2所描述的，可以在组505之间共享一或多个驱动器或驱动器的子组件。在一个实例中，可存在用于组505-a的第一地址驱动器520和用于组505-b的第二地址驱动器。第一地址驱动器320和第二地址驱动器320可位于金属层中的组505-a与组505-b之间。第一地址驱动器520可耦合到一组地址线，其中每个地址线耦合到组505-a的相应数字线。第二地址驱动器520可耦合到一组地址线，其中每个地址线耦合到组505-b的相应数字线。第一地址驱动器520可在存取操作期间跨越第一部分或第二部分产生信号，并且第二地址驱动器520可在存取操作期间跨越第三部分或第四部分产生信号。
65.在一些实例中，可在组505-a与组505-b之间共享主控字线驱动器515的子组件。在一些实例中，主控字线驱动器515可位于金属层中的组505-a与组505-b之间。构成主控字线驱动器315的组件可为前置级驱动器和末级驱动器。在一些实例中，可在组505-a与组505-b之间共享前置级驱动器，并且可不在组505-a与组505-b之间共享末级驱动器。也就是说，可存在用于每个组505的末级驱动器。第一末级驱动器可耦合到第一组主控字线，其中每个主控字线可耦合到组505-a的一组字线的子集，并且第二末级驱动器可耦合到第二组主控字线，其中每个主控字线可耦合到组505-b的一组数字线的子集。前置级驱动器可耦合到组逻辑525以及第一末级驱动器或第二末级驱动器中的任一个。在存取操作期间，末级驱动器可产生到组505-a或组505-b的信号，或更具体地，末级驱动器可偏置耦合到组505-a或组505-b的目标字线的主控字线。
66.此外，组逻辑525可在组505-a与组505-b之间共享。更具体地，行因子电路系统、tmfz电路系统和caschain电路系统可在组505之间共享。组逻辑525可位于金属层中的组
505-a和组505-b的侧面。在存取操作期间，组逻辑525可产生用于组505-a的控制信号和用于组505-b的控制信号，并且选择用于组505-a的控制信号或用于组505-b的控制信号以输入到前置级驱动器中。在一些实例中，共享组逻辑525可在组逻辑525的任一侧上产生一些自由空间或开放空间。
67.图6示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的组件图600的实例。在一些实例中，组件图600可实施组件图200的方面。例如，组件图600可包含组逻辑605、前置级驱动器630和末级驱动器640，这些可为如参考图2所描述的组逻辑210、前置级驱动器230和末级驱动器235的实例。
68.如参考图5所描述的，主字线驱动器和组逻辑605的组件可以在组之间共享。在一个实例中，存储器装置可包含第一组和第二组。第一组可被划分成第一部分和第二部分，并且第二组可包含第三部分和第四部分。存储器装置可从主机装置接收存取所述组的一部分中的存储器单元的存取命令。例如，存储器装置可接收存取第一组的第一部分中的存储器单元的存取命令。为了存取第一部分的存储器单元，组逻辑605-a可产生行因子信号610-a，并且组逻辑605-b可产生行因子信号610-b。行因子信号610-a可对应于可与第一部分或第二部分的主字线有关的经解码行地址，并且行因子信号610-b可对应于可与第三部分或第四部分的主字线有关的经解码行地址。
69.在一些实例中，组逻辑605-a和组逻辑605-b可将行因子信号610-a和行因子信号610-b输入到多路复用器620中。多路复用器620的功能可为将行因子信号610-a或行因子信号610-b中的一个输出到前置级驱动器630。多路复用器620可基于组使能信号615确定行因子信号610中的哪一个要输出。如果存取命令中所指示的行地址对应于第一部分或第二部分，那么存储器装置可将组使能信号615-a输入到多路复用器620中，并且多路复用器620可以将行因子信号610-a输出到前置级驱动器630。如果存取命令中所指示的行地址对应于第三部分或第四部分，那么存储器装置可将组使能信号615-b输入到多路复用器620中，并且多路复用器620可将行因子信号610-b输出到前置级驱动器630。连同行因子信号610，前置级驱动器630可接收前置因子信号625。
70.在前置级驱动器630与末级驱动器640之间的可为选择电路。选择电路的功能可为将前置级驱动器630选择性地耦合到末级驱动器640-a或末级驱动器640-b中的一个。选择电路可包含晶体管635-a和晶体管635-b。对于晶体管635-a，一端可耦合到末级驱动器640-a，另一端可耦合到前置级驱动器630，并且栅极可耦合到组使能信号615-a。对于晶体管635-b，一端可耦合到末级驱动器640-b，另一端可耦合到前置级驱动器630，并且栅极可耦合到组使能信号615-a。如果存取命令指示对应于第一部分或第二部分的行地址，那么存储器装置可增加前置因子信号625、组前置因子信号645-a和组使能信号615-a的电压，从而使晶体管635-a激活，进而使前置级驱动器630与末级驱动器640-a电耦合。这可允许前置级驱动器630将行因子信号610-a路由到末级驱动器640-a。在接收到行因子信号610-a之后，末级驱动器640-a可产生主字线信号或激活对应于存取命令中所指示的行地址的主字线。
71.替代地，存取命令可指示对应于第二部分的行地址。在此情况下，存储器装置可增加前置因子信号625、组前置因子信号645-b和组使能信号615-b的电压，从而使晶体管635-b激活，进而使前置级驱动器630与末级驱动器640-b电耦合。这可允许前置级驱动器630将行因子信号610-b路由到末级驱动器640-b。在接收到行因子信号610-b之后，末级驱动器
640-b可产生主字线信号并且激活对应于存取命令中所指示的行地址的主字线。
72.图7a示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的电路图700的实例。在一些实例中，电路图700可实施组件图200的方面。例如，电路图700可包含前置级驱动器725和末级驱动器730，这些可为如参考图2所描述的前置级驱动器230和末级驱动器235的实例。
73.图7b示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的时序图701的实例。时序图701可表示存在于电路图700中的各种位置处的信号。
74.在一些实例中，存储器装置的存储器阵列可被划分成不同组，并且所述组可进一步被划分成不同部分。例如，存储器阵列可包含第一组和第二组。第一组可包含至少第一部分和第二部分，并且第二组可包含至少第三部分和第四部分。在一些实例中，存储器装置可接收存取命令以存取第一部分、第二部分、第三部分或第四部分中的任一个中的存储器单元的行。在此实例中，存储器装置可实施主字线驱动器以激活对应于存储器单元的行的主字线。
75.主控线驱动器可包含前置级驱动器725、末级驱动器730-a和末级驱动器730-b。前置级驱动器725可耦合到组逻辑，末级驱动器730-a可耦合到第一组，并且末级驱动器730-b可耦合到第二组。前置级驱动器的电路系统可包含一系列晶体管740。例如，前置级驱动器可包含晶体管740-a、晶体管740-b、晶体管740-c和晶体管740-d。晶体管740-a的栅极可耦合到行因子信号735-a，晶体管740-b的栅极可耦合到行因子信号735-b，晶体管740-c的栅极可耦合到行因子信号735-c，并且晶体管740-d的栅极可耦合到前置因子信号720。行因子信号735可从组逻辑输出，并且可基于在来自主机装置的存取命令中所指示的行地址。
76.在前置级驱动器725与末级驱动器730之间的可为选择组件。选择组件可包含晶体管740-e和晶体管740-f。晶体管740-e的一端可耦合到前置级驱动器725，晶体管740-e的另一端可耦合到末级驱动器730-a，并且晶体管740-e的栅极可耦合到区段使能信号710-a。类似地，晶体管740-f的一端可耦合到前置级驱动器725，晶体管740-f的另一端可耦合到末级驱动器730-b，并且晶体管740-f的栅极可耦合到区段使能信号710-e。
77.此外，末级驱动器730中的每一个可包含多个晶体管740。例如，末级驱动器730-a可至少包含晶体管740-g、740-h、740-i、740-j和740-k，并且末级驱动器730-b可至少包含晶体管740-l、740-m、740-n、740-o和740-p。晶体管740-k的一端可耦合到电压源(例如，vccp)，并且晶体管740-k的栅极可耦合到组前置因子信号715-a。晶体管740-g到740-j可构成保持器745-a。晶体管740-p的一端可耦合到电压源(例如，vccp)，并且晶体管740-p的栅极可耦合到组前置因子信号715-b。晶体管740-l到740-o可构成保持器745-a。晶体管740可为pmos晶体管或nmos晶体管的实例。由于晶体管740-i和晶体管740-m的添加，保持器745-a和保持器745-b可被配置成在高状态和低状态下进行锁存。
78.时序图701可说明在一或多个存取操作期间信号电压的增大和减小。在t0时，第一组和第二组可以处于非活动状态。在非活动状态下，第一组的晶体管740-g和第二组的晶体管740-k可以处于预充电状态，并且可被“接通”或激活。
79.在t1时，存储器装置可接收存取第一组的第一部分或第二部分中的存储器单元的一或多个行的存取命令。响应于存取命令，存储器装置可增加前置因子信号720的电压、区
段使能信号710-a的电压和组前置因子信号715-a的电压。增加区段使能信号710-a的电压可使晶体管740-e“接通”，从而有效地将前置级驱动器725耦合到末级驱动器730-a。将前置级驱动器725耦合到末级驱动器730-a可允许将行因子信号735路由到末级驱动器730-a。增加组前置因子信号715-a的电压可使晶体管740-k“关断”(或被撤销激活)，从而使晶体管740-a放电到接地电压并且使主字线信号705-a电压降低或转换到活动状态。从t1到t3，第一组可保持在活动状态中以对如存取命令中所指示的第一组执行存取操作。在t3时，存取操作可完成，并且组前置因子信号715-b的电压和区段使能信号710-b的电压可减小，并且主字线信号705-d的电压可增加或转换到非活动状态。
80.在一些实例中，在t2时，存储器装置可接收第二存取命令以存取第二组的第三部分或第四部分中的行存储器单元。当存储器装置接收到第二存取命令时，存储器装置可减小区段使能信号710-a的电压，这可使晶体管740-e“关断”，从而有效地将前置级驱动器725与末级驱动器730-a解耦。在一些实例中，保持器745-a可进行闩锁，使得第一组可以从t2到t3保持活动状态。在t2时，存储器装置还可增加组前置因子信号715-b的电压和区段使能信号710-b的电压，从而以与参考t1时的末级驱动器730-b所描述类似的方式使主字线信号705-d的电压减小。第二组可以从t2到t4保持活动状态。在t4，存取操作可完成，并且组前置因子信号715-b的电压和区段使能信号710-b的电压可减小，并且主字线信号705-d的电压可增加或转换到非活动状态。
81.如参考图2所描述的，可在组的两个或更多个部分之间共享前置级驱动器725(图7a中未示出)。例如，可在第一部分与第二部分之间共享前置级驱动器725。可存在耦合到第一部分的末级驱动器和耦合到第二部分的末级驱动器。在此类情况下，与图7a相反，末级驱动器可包含并不包含晶体管740-i的保持器。也就是说，第一部分和第二部分的保持器可包含被配置成在高状态下闩锁的保持器。与其它方法和存储器装置架构相比，如本文所描述的方法可提供更有效的存储器存取操作，并且本文所描述的存储器装置架构可节省宝贵的裸片空间。
82.图8示出根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的存储器装置820的框图800。存储器装置820可以是如参考图1至7所描述的存储器装置的方面的实例。存储器装置820或其各种组件可为用于执行如本文所描述的存储器装置的组或所述组的部分之间的驱动器共享的各种方面的装置的实例。例如，存储器装置820可包含命令管理器825、驱动器管理器830、主控字线管理器835、字线管理器840、地址线管理器845、多路复用组件850、地址路由管理器855或其任何组合。这些组件中的每一个可彼此直接或间接(例如，通过一或多个总线)通信。
83.命令管理器825可被配置为或以其它方式支持用于接收存取存储器单元组中的一或多个存储器单元的命令的装置，其中存储器单元组包含第一部分和第二部分。驱动器管理器830可被配置为或以其它方式支持用于至少部分地基于命令而将主控字线驱动器的前置级驱动器耦合到主控字线驱动器的与第一部分相关联的第一末级驱动器或主控字线驱动器的与第二部分相关联的第二末级驱动器的装置。主控字线管理器835可被配置为或以其它方式支持用于至少部分地基于将前置级驱动器耦合到第一末级驱动器或第二末级驱动器而将与第一部分的一组字线或第二部分的一组字线耦合的主控字线激活到第一电压的装置。字线管理器840可被配置为或以其它方式支持用于至少部分地基于偏置主控字线
而激活一组字线中与一或多个存储器单元耦合的字线的装置。
84.在一些实例中，地址线管理器845可被配置为或以其它方式支持用于经由地址驱动器将与字线耦合的行地址线偏置到大于第一电压的第二电压的装置，其中激活字线至少部分地基于对行地址线进行偏置。
85.在一些实例中，多路复用组件850可被配置为或以其它方式支持用于将与第一部分相关联的第一地址信号和与第二部分相关联的第二地址信号输入到与前置级驱动器耦合的组逻辑电路中的装置。在一些实例中，多路复用组件850可被配置为或以其它方式支持用于至少部分地基于命令而将与第一部分相关联的第一地址信号或与第二部分相关联的第二地址信号输出到前置级驱动器的装置。
86.在一些实例中，地址路由管理器855可被配置为或以其它方式支持用于将与第一部分相关联的第一地址信号路由到与第一部分耦合的第一末级驱动器的装置。在一些实例中，地址路由管理器855可被配置为或以其它方式支持用于将与第二部分相关联的第二地址信号路由到与第二部分耦合的第二末级驱动器的装置，其中激活主控字线至少部分地基于路由与第一部分相关联的第一地址信号或路由与第二部分相关联的第二地址信号。
87.在一些实例中，驱动器管理器830可被配置为或以其它方式支持用于至少部分地基于命令中所指示的地址而将前置级驱动器与第一末级驱动器或第二末级驱动器耦合的装置。
88.图9示出了说明根据如本文所公开的实例的支持存储器装置组或所述组的部分之间的驱动器共享的方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。例如，可由如参考图1到8所描述的存储器装置执行方法900的操作。在一些实例中，存储器装置可执行指令集以控制装置的功能元件进行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
89.在905处，所述方法可包含接收存取存储器单元组中的一或多个存储器单元的命令，其中存储器单元组包含第一部分和第二部分。可根据如本文中所公开的实例执行905的操作。在一些实例中，905的操作的各方面可由如参考图8所描述的命令管理器825执行。
90.在910处，所述方法可包含至少部分地基于命令而将主控字线驱动器的前置级驱动器耦合到主控字线驱动器的与第一部分相关联的第一末级驱动器或主控字线驱动器的与第二部分相关联的第二末级驱动器。可根据如本文中所公开的实例执行910的操作。在一些实例中，910的操作的方面可由如参考图8所描述的驱动器管理器830执行。
91.在915处，所述方法可包含至少部分地基于将前置级驱动器耦合到第一末级驱动器或第二末级驱动器而将与第一部分的一组字线或第二部分的一组字线耦合的主控字线激活到第一电压。可根据如本文中所公开的实例来执行915的操作。在一些实例中，915的操作的方面可以由如参考图8所描述的主控字线管理器835执行。
92.在920处，所述方法可包含至少部分地基于激活主控字线而激活一组字线中与一或多个存储器单元耦合的字线。可根据如本文所公开的实例执行920的操作。在一些实例中，920的操作的方面可以由如参考图8所描述的字线管理器840执行。
93.在一些实例中，如本文所描述的设备可执行例如方法900等一或多种方法。所述设备可包含用于进行以下内容的特征、电路系统、逻辑、装置或指令(例如，存储由处理器可执行的指令的非瞬态计算机可读媒体)：接收存取存储器单元组中的一或多个存储器单元的
命令，其中存储器单元组包含第一部分和第二部分；至少部分地基于命令而将主控字线驱动器的前置级驱动器耦合到主控字线驱动器的与第一部分相关联的第一末级驱动器或主控字线驱动器的与第二部分相关联的第二末级驱动器；至少部分地基于将前置级驱动器耦合到第一末级驱动器或第二末级驱动器而将与第一部分的一组字线或第二部分的一组字线耦合的主控字线激活到第一电压；以及至少部分地基于激活主控字线而激活一组字线中与一或多个存储器单元耦合的字线。
94.在本文所描述的方法900和所述设备的一些实例中，经由地址驱动器将与字线耦合的行地址线偏置到大于第一电压的第二电压，其中激活字线可至少部分地基于偏置行地址线。
95.本文所描述的方法900和设备的一些实例可进一步包含用于进行以下内容的操作、特征、电路系统、逻辑、装置或指令：将与第一部分相关联的第一地址信号和与第二部分相关联的第二地址信号输入到与前置级驱动器耦合的组逻辑电路中的装置；至少部分地基于命令而将与第一部分相关联的第一地址信号或与第二部分相关联的第二地址信号输出到前置级驱动器的装置。
96.本文所描述的方法900和设备的一些实例可进一步包含用于进行以下内容的操作、特征、电路系统、逻辑、装置或指令：将与第一部分相关联的第一地址信号路由到与第一部分耦合的第一末级驱动器，并且将与第二部分相关联的第二地址信号路由到与第二部分耦合的第二末级驱动器，其中激活主控字线可至少部分地基于路由与第一部分相关联的第一地址信号或路由与第二部分相关联的第二地址信号。
97.本文所描述的方法900和设备的一些实例可进一步包含用于至少部分地基于命令中所指示的地址而将前置级驱动器与第一末级驱动器或第二末级驱动器耦合的操作、特征、电路系统、逻辑、装置或指令。
98.应注意，本文描述的方法描述了可能的实施方案，并且操作和步骤可重新布置或以其它方式加以修改，并且其它实施方案是可能的。此外，可组合来自方法中的两种或更多种的部分。
99.描述一种设备。所述设备可包含：第一存储器单元组，其包含第一部分和第二部分；字线驱动器，其与所述存储器单元组耦合并且被配置成激活所述存储器单元组的字线，所述字线驱动器包含：主控字线驱动器，作为对所述存储器单元组执行存取操作的部分，所述主控字线驱动器被配置成产生到所述组的所述第一部分或所述第二部分的第一信号，以及地址驱动器，作为对所述存储器单元组执行所述存取操作的部分，所述地址驱动器被配置成产生到所述组的所述第一部分和所述第二部分两者的第二信号，其中目标字线被配置成至少部分地基于所述主控字线驱动器产生所述第一信号并且所述地址驱动器产生所述第二信号而激活。
100.在一些实例中，所述设备可包含与存储器单元组相关联并且与主控字线驱动器耦合的组逻辑电路，所述组逻辑电路包含多路复用器，并且所述多路复用器被配置成至少部分地基于存取存储器单元组的命令中所指示的地址而输出用于第一部分或第二部分的地址信号。
101.在所述设备的一些实例中，所述主控字线驱动器包含：第一末级驱动器，其与所述组的第一部分耦合；第二末级驱动器，其与所述组的第二部分耦合；以及前置级驱动器，其
被配置成至少部分地基于多路复用器的输出而将所述地址信号路由到所述第一末级驱动器或所述第二末级驱动器。
102.在一些实例中，所述设备可包含选择电路，所述选择电路与所述前置级驱动器、所述第一末级驱动器和所述第二末级驱动器耦合，所述选择电路被配置成至少部分地基于所述命令中所指示的所述地址而将所述前置级驱动器与所述第一末级驱动器或所述第二末级驱动器耦合。
103.在所述设备的一些实例中，所述第一末级驱动器或所述第二末级驱动器可被配置成在行地址线可经由所述地址驱动器偏置到第二电压的至少一部分期间将主控字线偏置到第一电压，所述主控字线与包含所述目标字线和与所述目标字线耦合的所述行地址线的一组字线耦合。
104.在所述设备的一些实例中，所述第二电压可大于所述第一电压。在所述设备的一些实例中，前置级驱动器可在第一部分与第二部分之间共享。在所述设备的一些实例中，所述组逻辑电路可由所述第一部分和所述第二部分共享。
105.描述另一设备。所述设备可包含：第一存储器单元组，其包含第一部分和第二部分；第二存储器单元组，其包含第三部分和第四部分；字线驱动器，其与所述第一存储器单元组和所述第二存储器单元组耦合，所述字线驱动器被配置成激活所述第一存储器单元组的第一字线或激活所述第二存储器单元组的第二字线；所述字线驱动器包含：主控字线驱动器，作为执行存取操作的部分，所述主控字线驱动器被配置成产生用于所述第一组或所述第二组的第一信号；以及地址驱动器，作为执行所述存取操作的部分，所述地址驱动器被配置成产生到所述第一组或所述第二组的一部分的第二信号，其中所述第一组或所述第二组的目标字线被配置成至少部分地基于所述主控字线驱动器产生所述第一信号并且所述地址驱动器产生所述第二信号而激活。
106.在一些实例中，所述设备可包含与主控字线驱动器耦合的组逻辑电路，所述组逻辑电路包含多路复用器，并且所述多路复用器被配置成至少部分地基于存取所述第一组或所述第二组的命令中所指示的地址而输出用于所述第一组或所述第二组的地址信号。
107.在所述设备的一些实例中，所述主控字线驱动器包含：第一末级驱动器，其与所述第一组耦合；第二末级驱动器，其与所述第二组耦合；以及前置级驱动器，其被配置成至少部分地基于多路复用器的输出而将地址信号路由到第一末级驱动器或第二末级驱动器。
108.在一些实例中，所述设备可包含选择电路，所述选择电路与所述前置级驱动器、所述第一末级驱动器和所述第二末级驱动器耦合，所述选择电路被配置成至少部分地基于所述命令中所指示的所述地址而将所述前置级驱动器与所述第一末级驱动器或所述第二末级驱动器耦合。
109.在所述设备的一些实例中，所述第一末级驱动器或所述第二末级驱动器可被配置成在行地址线耦合的可经由所述地址驱动器偏置到第二电压的至少一部分期间将主控字线偏置到第一电压，所述主控字线与所述第一组或所述第二组的包含所述目标字线和与所述目标字线耦合的所述行地址线的一组字线耦合。在所述设备的一些实例中，所述第二电压可大于所述第一电压。
110.在所述设备的一些实例中，所述第一末级驱动器或所述第二末级驱动器包含锁存器电路，所述锁存器电路被配置成分别在所述前置级驱动器可与所述第一末级驱动器或所
述第二末级驱动器耦合时的高状态下和随后在所述前置级驱动器可与所述第一末级驱动器或所述第二末级驱动器解耦时的低状态下进行锁存。
111.可使用多种不同技术和技艺中的任一种来表示本文所描述的信息和信号。例如，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号示出为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有多种位宽度。
112.术语“电子连通”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可以在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子连通(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管之类的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
113.术语“耦合”指代从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法经由导电路径在所述组件之间传达，在所述闭路关系中，信号能够经由所述导电路径在所述组件之间传达。当例如控制器的组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
114.术语“隔离”是指其中信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此分离。例如，由定位在两个组件之间的开关分开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：防止信号使用先前准许信号流动的导电路径在所述组件之间流动。
115.本文所论述的包含存储器阵列的装置可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可以是绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或在另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂手段来进行掺杂。
116.本文所论述的开关组件或晶体管可以表示场效应晶体管(fet)，并且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，并且可包括重掺杂(例如，简并)的半导体区。源极和漏极可通过轻掺杂半导体区或沟道隔开。如果通道为n型(即，大部分载流子为电子)，那么fet可被称为n型fet。如果沟道为p型(即，多数载流子为空穴)，那么fet可被称为p型fet。信道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电率。例如，将正电压或负电压分别施加到n型fet或p型fet可使沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极，晶体管可“接通”或“激活”。在小于晶体管的阈值电压的电压施加到晶体管栅极的情况下，晶体管可“断开”或“撤销激活”。
117.本文中结合附图阐述的描述内容描述了实例配置，并且并不表示可以实施的或在权利要求书的范围内的所有实例。本文所使用的术语“示例性”是指“充当实例、例子或说
明”，并且不“优选于”或“优于”其它实例。详细描述包含具体细节以提供对所描述技术的理解。然而，可以在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图的形式示出了众所周知的结构和装置以便避免混淆所描述的实例的概念。
118.在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任何一个。
119.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。例如，由于软件的性质，本文所描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可物理地位于各个位置处，包含分布以使得功能的各部分在不同物理位置处实施。
120.例如，结合本文中的公开内容描述的各种说明性块和模块可以由通用处理器、dsp、asic、现场可编程门阵列(fpga)或被设计成执行本文所描述功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器；但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，数字信号处理器(dsp)与微处理器、多个微处理器、与dsp核心结合的一或多个微处理器的组合，或任何其它此类配置)。
121.如本文所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。此外，如本文所使用，短语“基于”不应被解释为指代一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。
122.计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一处传送到另一处的任何媒体。非暂时性储存媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、dsl或例如红外线、无线电及微波等无线技术包含于媒体的定义中。如本文所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述的组合也应包含在计算机可读媒体的范围内。
123.提供本文中的描述以使本领域的技术人员能够制造或使用本公开。本领域的技术人员将清楚对本公开的各种修改，并且可在不脱离本公开的范围的情况下将本文所定义的
一般原理应用于其它变化形式。因此，本公开不限于本文所描述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最广泛范围。

技术特征：

1.一种设备，其包括：存储器单元组，其包括第一部分和第二部分；以及字线驱动器，其与所述存储器单元组耦合并且被配置成激活所述存储器单元组的字线，所述字线驱动器包括：主控字线驱动器，作为对所述存储器单元组执行存取操作的部分，所述主控字线驱动器被配置成产生到所述组的所述第一部分或所述第二部分的第一信号；以及地址驱动器，作为对所述存储器单元组执行所述存取操作的部分，所述地址驱动器被配置成产生到所述组的所述第一部分和所述第二部分两者的第二信号，其中目标字线被配置成至少部分地基于所述主控字线驱动器产生所述第一信号并且所述地址驱动器产生所述第二信号而激活。2.根据权利要求1所述的设备，其进一步包括：组逻辑电路，其与所述存储器单元组相关联并且与所述主控字线驱动器耦合，所述组逻辑电路包括：多路复用器，其被配置成至少部分地基于存取所述存储器单元组的命令中所指示的地址而输出用于所述第一部分或所述第二部分的地址信号。3.根据权利要求2所述的设备，其中所述主控字线驱动器包括：第一末级驱动器，其与所述组的所述第一部分耦合；第二末级驱动器，其与所述组的所述第二部分耦合；以及前置级驱动器，其被配置成至少部分地基于所述多路复用器的所述输出而将所述地址信号路由到所述第一末级驱动器或所述第二末级驱动器。4.根据权利要求3所述的设备，其进一步包括：选择电路，其与所述前置级驱动器、所述第一末级驱动器和所述第二末级驱动器耦合，所述选择电路被配置成至少部分地基于所述命令中所指示的所述地址而将所述前置级驱动器与所述第一末级驱动器或所述第二末级驱动器耦合。5.根据权利要求3所述的设备，其中所述第一末级驱动器或所述第二末级驱动器被配置成在行地址线经由所述地址驱动器偏置到第二电压的至少一部分期间将主控字线偏置到第一电压，所述主控字线与包含所述目标字线和与所述目标字线耦合的所述行地址线的一组字线耦合。6.根据权利要求5所述的设备，其中所述第二电压大于所述第一电压。7.根据权利要求3所述的设备，其中所述前置级驱动器在所述第一部分与所述第二部分之间共享。8.根据权利要求2所述的设备，其中所述组逻辑电路由所述第一部分和所述第二部分共享。9.一种设备，其包括：第一存储器单元组，其包括第一部分和第二部分；第二存储器单元组，其包括第三部分和第四部分；以及字线驱动器，其与所述第一存储器单元组和所述第二存储器单元组耦合，所述字线驱动器被配置成激活所述第一存储器单元组的第一字线或激活所述第二存储器单元组的第二字线，所述字线驱动器包括：
主控字线驱动器，作为执行存取操作的部分，所述主控字线驱动器被配置成产生用于所述第一组或所述第二组的第一信号；以及地址驱动器，作为执行所述存取操作的部分，所述地址驱动器被配置成产生到所述第一组或所述第二组的一部分的第二信号，其中所述第一组或所述第二组的目标字线被配置成至少部分地基于所述主控字线驱动器产生所述第一信号并且所述地址驱动器产生所述第二信号而激活。10.根据权利要求9所述的设备，其进一步包括：组逻辑电路，其与所述主控字线驱动器耦合，所述组逻辑电路包括：多路复用器，其被配置成至少部分地基于存取所述第一组或所述第二组的命令中所指示的地址而输出用于所述第一组或所述第二组的地址信号。11.根据权利要求10所述的设备，其中所述主控字线驱动器包括：第一末级驱动器，其与所述第一组耦合；第二末级驱动器，其与所述第二组耦合；以及前置级驱动器，其被配置成至少部分地基于所述多路复用器的所述输出而将所述地址信号路由到所述第一末级驱动器或所述第二末级驱动器。12.根据权利要求11所述的设备，其进一步包括：选择电路，其与所述前置级驱动器、所述第一末级驱动器和所述第二末级驱动器耦合，所述选择电路被配置成至少部分地基于所述命令中所指示的所述地址而将所述前置级驱动器与所述第一末级驱动器或所述第二末级驱动器耦合。13.根据权利要求11所述的设备，其中所述第一末级驱动器或所述第二末级驱动器被配置成在行地址线经由所述地址驱动器偏置到第二电压的至少一部分期间将主控字线偏置到第一电压，所述主控字线与所述第一组或所述第二组的包含所述目标字线和与所述目标字线耦合的所述行地址线的一组字线耦合。14.根据权利要求13所述的设备，其中所述第二电压大于所述第一电压。15.根据权利要求11所述的设备，其中所述第一末级驱动器或所述第二末级驱动器包括：锁存器电路，其被配置成分别在所述前置级驱动器与所述第一末级驱动器或所述第二末级驱动器耦合时的高状态下和随后在所述前置级驱动器与所述第一末级驱动器或所述第二末级驱动器解耦时的低状态下进行锁存。16.一种方法，其包括：接收存取存储器单元组中的一或多个存储器单元的命令，其中所述存储器单元组包括第一部分和第二部分；至少部分地基于所述命令而将主控字线驱动器的前置级驱动器耦合到所述主控字线驱动器的与所述第一部分相关联的第一末级驱动器或所述主控字线驱动器的与所述第二部分相关联的第二末级驱动器；至少部分地基于所述将所述前置级驱动器耦合到所述第一末级驱动器或所述第二末级驱动器而将与所述第一部分的一组字线或所述第二部分的所述一组字线耦合的主控字线激活到第一电压；以及至少部分地基于激活所述主控字线而激活所述一组字线中与所述一或多个存储器单
元耦合的字线。17.根据权利要求16所述的方法，其进一步包括：经由地址驱动器将与所述字线耦合的行地址线偏置到大于所述第一电压的第二电压，其中激活所述字线至少部分地基于偏置所述行地址线。18.根据权利要求16所述的方法，其进一步包括：将与所述第一部分相关联的第一地址信号和与所述第二部分相关联的第二地址信号输入到与所述前置级驱动器耦合的组逻辑电路中；以及至少部分地基于所述命令而将与所述第一部分相关联的所述第一地址信号或与所述第二部分相关联的所述第二地址信号输出到所述前置级驱动器。19.根据权利要求18所述的方法，其进一步包括：将与所述第一部分相关联的所述第一地址信号路由到与所述第一部分耦合的所述第一末级驱动器；或将与所述第二部分相关联的所述第二地址信号路由到与所述第二部分耦合的所述第二末级驱动器，其中激活所述主控字线至少部分地基于路由与所述第一部分相关联的所述第一地址信号或路由与所述第二部分相关联的所述第二地址信号。20.根据权利要求19所述的方法，其进一步包括：至少部分地基于所述命令中所指示的地址而将所述前置级驱动器与所述第一末级驱动器或所述第二末级驱动器耦合。

技术总结

本申请涉及存储器装置组或所述组的部分之间的驱动器共享。一种设备可包含存储器单元的第一组和第二组以及被配置成激活字线的字线驱动器。所述字线驱动器可包含主控字线驱动器和地址驱动器。在一些实例中，作为执行存取操作的部分，所述主控字线驱动器可被配置成产生到所述第一组的第一部分或所述第一组的第二部分的第一信号。在一些实例中，作为执行存取操作的部分，所述主控字线驱动器可被配置成产生用于所述第一组或所述第二组的第一信号。所述地址驱动器被配置成产生到所述第一组或所述第二组的一部分的第二信号。所述第二组的一部分的第二信号。所述第二组的一部分的第二信号。