擦除操作期间的缺陷检测的制作方法

1.本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及擦除操作期间的缺陷检测。

背景技术：

2.存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统将数据存储在存储器装置处且从存储器装置检索数据。

技术实现要素：

3.在一个方面中，本公开涉及一种存储器装置，其包括：存储器阵列；和控制逻辑，其以操作方式与存储器阵列耦合，以执行包括以下的操作：启动擦除操作，所述擦除操作包括相对于存储器阵列执行的多个子操作；在多个子操作中的至少一个子操作期间，致使在存储器阵列的一对组件之间识别至少一个电流差动；确定至少一个电流差动是否指示相对于存储器阵列的至少一个对应故障点的至少一个缺陷；及响应于确定至少一个电流差动指示相对于至少一个故障点的至少一个缺陷，致使产生至少一个缺陷的指示。
4.在另一方面中，本公开涉及一种方法，其包括：由处理装置致使启动擦除操作，所述擦除操作包括相对于存储器阵列执行的多个子操作；在多个子操作中的至少一个子操作期间，由处理装置致使在存储器阵列的一对组件之间识别至少一个电流差动；由处理装置确定至少一个电流差动是否指示相对于存储器阵列的至少一个对应故障点的至少一个缺陷；及响应于确定至少一个电流差动指示相对于至少一个故障点的至少一个缺陷，由处理装置致使产生至少一个缺陷的指示。
5.在另一方面，本公开涉及一种系统，其包括：存储器，其包括指令；和控制逻辑，其以操作方式与存储器耦合，以执行包括以下的操作：将启动擦除操作的请求发送到存储器装置，所述擦除操作包括相对于存储器装置的存储器阵列执行的多个子操作；从存储器装置接收相对于存储器阵列的至少一个对应故障点的至少一个缺陷的指示，其中至少一个缺陷对应于在多个子操作中的至少一个子操作期间在存储器阵列的一对组件之间识别的至少一个电流差动；及响应于接收到至少一个缺陷的指示，将执行至少一个补救动作的请求发送到存储器装置。
附图说明
6.将从下文给出的详细描述和从本公开的各种实施例的附图更充分地理解本公开。然而，图式不应视为将本公开限于特定实施例，而是仅用于解释和理解。
7.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
8.图2为根据本公开的一些实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
9.图3为根据本公开的一些实施例的用以执行擦除操作和擦除操作筛选的方法的概述的流程图。
10.图4为根据本公开的一些实施例的用以执行实施缺陷检测的擦除操作的实例方法的流程图。
11.图5a至5b为根据本公开的一些实施例的用以在擦除操作的至少一个子操作期间执行缺陷检测的实例方法的流程图。
12.图6为根据本公开的一些实施例的用以说明擦除操作的性能的实例三维(3d)替换栅极存储器装置的图式。
13.图7为其中可操作本公开的实施例的实例计算机系统的框图。
14.图8为根据本公开的一些实施例的可用于执行ics缺陷检测的比较器电路的图式。
具体实施方式
15.本公开的方面涉及擦除操作期间的缺陷检测。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的组合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供将存储在存储器子系统处的数据，且可请求将从存储器子系统检索的数据。
16.存储器子系统可包含高密度非易失性存储器装置，其中当没有电力供应到存储器装置时期望保持数据。非易失性存储器装置的一个实例为与非(nand)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，nand装置)，每一平面由一组物理块组成。每一块由一组页组成。每一页由一组存储器单元组成。存储器单元为存储信息的电子电路。取决于存储器单元类型，存储器单元可存储二进制信息的一或多个位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(例如，“0”和“1”)或这种值的组合表示。
17.存储器装置可包含以二维或三维网格布置的多个存储器单元。存储器单元形成于列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可指代与一或多个位线一起使用以产生每一存储器单元的地址的存储器装置的一或多个导电线。位线与字线的相交点构成存储器单元的地址。下文中，块是指用于存储数据的存储器装置的单元，并且可包含存储器单元的组、字线组、字线或个别存储器单元。可将一或多个块分组在一起以形成存储器装置的平面，以便允许在每一平面上进行并发操作。存储器装置可包含执行两个或更多个存储器平面的并发存储器页存取的电路系统。例如，存储器装置可包含用于存储器装置的每一平面的相应存取线驱动器电路和电力电路以促进对包含不同页类型的两个或更多个存储器平面的页进行并发存取。为易于描述，这些电路通常可称为独立的平面驱动器电路。存储器装置上的控制逻辑包含多个单独处理线程以执行并发存储器存取操作(例如，读取操作、编程操作和擦除操作)。举例来说，每一处理线程对应于存储器平面中的相应一者且利用相关联独立平面驱动器电路对相应存储器平面执行存储器存取操作。当这些处理线程独立地操作时，与每一处理线程相关联的电力使用和要求也发生改变。
18.三维(3d)替换栅极存储器装置(例如，3d替换栅极nand)是具有使用字线堆叠的替
换栅极结构的存储器装置。举例来说，3d替换栅极存储器装置可包含包夹在包含柱(例如，多晶硅柱)、隧道氧化物层、电荷捕获(ct)层和介电(例如，氧化物)层的层集合之间的字线、选择栅极等。3d替换栅极存储器装置可具有对应于第一侧的“顶部叠组”和对应于第二侧的“底部叠组”。举例来说，第一侧可为漏极侧，且第二侧可为源极侧。3d替换栅极存储器装置中的数据可被存储为1位/存储器单元(slc)、2位/存储器单元(mlc)、3位/存储器单元(tlc)等。对应于阈值电压分布的谷值之间的距离的读取窗口预算(rwb)容限可随着位/存储器单元的数目增加而减小。
19.可通过执行多个子操作来执行用于存储器装置的擦除操作，例如用于nand存储器装置的块擦除操作。子操作可包含：擦除脉冲子操作，在所述擦除脉冲子操作期间，将擦除脉冲电压施加到擦除存储器单元；和擦除验证子操作，在所述擦除验证子操作期间，施加擦除验证电压以验证擦除脉冲的结果。代替利用可导致存储器装置耗损增加和存储器装置耐久性降低的单个高电压擦除脉冲，可使用以逐渐较高的电压施加的多个擦除脉冲(例如，至多5个擦除脉冲)来执行擦除操作，且在多个擦除脉冲中的每一个之后执行擦除验证以识别已由先前擦除脉冲擦除或不擦除的那些存储器单元。也就是说，如果在擦除脉冲之后尚未验证任何存储器单元被擦除，那么在下一个擦除脉冲期间将较高擦除脉冲电压施加到那些存储器单元。擦除脉冲子操作可包含：斜升阶段，其中擦除脉冲斜升到指定擦除脉冲电压；在擦除脉冲斜升到指定电压后的执行阶段；和复位阶段，其中复位电压以便执行后续擦除验证子操作。这些擦除脉冲/擦除验证周期中的每一个可被称为擦除循环。如果已经执行的擦除循环的数目不满足阈值条件，那么存储器装置可返回擦除操作故障的指示。举例来说，如果擦除循环的数目超出擦除循环的阈值数目，那么存储器装置可返回擦除操作故障的指示。
20.在例如3d替换栅极存储器装置(例如，3d替换栅极nand装置)的特定存储器装置中，裸片可通过至少一个寄存器(例如，8位寄存器)提供其状态。更具体地说，所述至少一个状态寄存器可包含状态寄存器和扩展状态寄存器。关于擦除操作状态，状态寄存器可包含用以指示擦除操作是否已通过或故障的位。也就是说，当设定成一个特定状态时，所述位可指示在擦除操作期间发生错误。然而，对于包含多个平面的多平面装置，所述位可不指示哪个平面已故障。为了解决此，可将命令(例如，78h命令)发送到每一平面以确定哪一平面已故障。
21.情况可能是：存储器装置可包含一或多个缺陷。缺陷的实例可包含短路(例如，字线短路、位线短路)。缺陷可在例如擦除操作、编程操作或读取操作的存储器装置操作期间导致故障。然而，一些缺陷可能在制造商时不可检测，或缺陷可能在存储器装置的工作寿命期间随着时间推移而显现。此外，在某些擦除操作期间(例如，在擦除验证期间)，可能无法检测到一些早期阶段的缺陷，但可在随后编程操作或读取操作期间导致故障。因此，对有缺陷的存储器装置执行的擦除操作可能不会导致擦除故障。
22.本公开的方面通过在擦除操作(例如，块擦除操作)期间实施缺陷检测来解决以上和其它缺陷。缺陷检测可充分利用用于执行擦除操作的电压来识别缺陷的存在。举例来说，一或多个电流泄漏检测机构可用于确定在一或多个子操作期间电流泄漏和/或由电流泄漏产生的电压降是否存在于存储器装置的一或多对组件之间，且电流泄漏和/或电压降的存在提供存储器装置内有缺陷的指示。取决于泄漏电流的大小和驱动电压的强度，电流泄漏
可能会或可能不会引起电压降。由于擦除操作与其它存储器装置操作相比通常是缓慢的，因此擦除操作对速度不敏感。
23.举例来说，擦除操作可包含多个子操作。子操作可包含擦除脉冲子操作和擦除验证子操作。在一些实施例中，子操作可进一步包含在擦除脉冲子操作之前执行的预编程子操作。在一些实施例中，子操作可进一步包含在擦除脉冲子操作与擦除验证子操作之间执行的退火脉冲子操作。在一些实施例中，子操作可进一步包含选择栅极(sg)扫描子操作。可在子操作中的一或多个期间执行缺陷检测。举例来说，可在擦除脉冲子操作和/或擦除验证子操作期间执行缺陷检测。另外或替代地，可在预编程子操作、退火脉冲子操作和/或sg扫描子操作期间执行缺陷检测。
24.本文中所描述的缺陷检测可在3d替换栅极存储器装置(例如，3d替换栅极nand)的上下文内实施。举例来说，可通过识别wl到柱电流泄漏来执行缺陷检测，所述wl到柱电流泄漏可对应于装置缺陷(例如，wl与柱之间的开路)。作为另一实例，可通过识别偶数wl与奇数wl之间的电压的高差或增量来执行缺陷检测，其可对应于装置缺陷(例如，偶数wl与奇数wl之间的短路)。
25.本公开的优点包含但不限于改进的存储器装置缺陷检测和改进的存储器装置可靠性。
26.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
27.存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的组合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡和硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so-dimm)和各种类型的非易失性双列直插式存储器模块(nvdimm)。
28.计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(iot)的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中包含的嵌入式计算机)或包含存储器和处理装置的此类计算装置。
29.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与
……
耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。
30.主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，nvdimm控制器)和存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110，例如以将数据写入到存储器子系统110和从存储器子系统110读取数据。
31.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总
线(usb)接口、光纤柱、串行连接的scsi(sas)、双数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过物理主机接口(例如，pcie总线)与主机系统120耦合时，主机系统120可进一步利用nvm高速(nvme)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
32.存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
33.非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(nand)型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化而执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand型快闪存储器包含例如二维nand(2d nand)和三维nand(3d nand)。
34.存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级存储器单元(slc)可每存储器单元存储一个位。其它类型的存储器单元，例如多层级存储器单元(mlc)、三层级存储器单元(tlc)、四层级存储器单元(qlc)和五层级存储器单元(plc)可每存储器单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc、plc或这种的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分和mlc部分、tlc部分、qlc部分或plc部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，nand)，页可被分组以形成块。
35.虽然描述了例如非易失性存储器单元的3d交叉点阵列以及nand型快闪存储器(例如，2d nand、3d nand)的非易失性存储器组件，但是存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻式随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器或电可擦除可编程只读存储器(eeprom)。
36.存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据的操作以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。
37.存储器子系统控制器115可包含处理装置，所述处理装置包含配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。
38.在一些实施例中，本地存储器119可包含存储存储器指针、所提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
39.一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130的期望存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、名字空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
40.存储器子系统110还可包含未说明的额外的电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址且解码所述地址以存取存储器装置130。
41.在一些实施例中，存储器装置130包含本地媒体控制器135，所述本地媒体控制器结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110为受管理存储器装置，其为具有在裸片上的控制逻辑(例如，本地控制器132)和同一存储器装置封装内用于媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理nand(mnand)装置。
42.本地媒体控制器135可实施可在擦除操作期间执行缺陷检测的缺陷检测(dd)组件137。举例来说，dd组件137可在预编程子操作、擦除脉冲子操作、退火脉冲子操作、擦除验证子操作和选择栅极(sg)扫描子操作中的一或多个期间执行缺陷检测。在一些实施例中，dd组件137在擦除脉冲和擦除验证子操作期间执行缺陷检测。可使用任何合适的检测方法相对于任何合适的故障点执行缺陷检测。下文将参考图3至5描述关于dd组件137的操作的其它细节。
43.图2为根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统(例如，图1的存储器子系统110)的存储器子系统控制器115形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(pda)、数字相机、数字媒体播放器、数字记录器、游戏、电气设备、运载工具、无线装置、移动电话等。存储器子系统控制器115(例如，存
储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。
44.存储器装置130包含逻辑上布置成行和列的存储器单元阵列204。逻辑行的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与存储器单元的多于一个逻辑行相关联，并且单个数据线可与多于一个逻辑列相关联。存储器单元阵列204的至少一部分的存储器单元(图2中未展示)能够被编程为至少两个目标数据状态中的一个。
45.提供行解码电路系统208和列解码电路系统210以对地址信号进行解码。接收地址信号且对其进行解码以存取存储器单元阵列204。存储器装置130还包含输入/输出(i/o)控制电路系统260以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器214与i/o控制电路系统260和行解码电路系统208以及列解码电路系统210通信以在解码之前锁存地址信号。命令寄存器224与i/o控制电路系统260和本地媒体控制器135通信以锁存传入命令。
46.控制器(例如，存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器单元阵列204的存取，且产生外部存储器子系统控制器115的状态信息，即，本地媒体控制器135配置成对存储器单元阵列204执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统208和列解码电路系统210通信，以响应于地址而控制行解码电路系统208和列解码电路系统210。在一个实施例中，本地媒体控制器135包含dd组件137，其可在存储器装置130上的擦除操作期间实施本文中所描述的缺陷检测。
47.本地媒体控制器135还与高速缓存寄存器218通信。高速缓存寄存器218锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列204忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓存寄存器218传递到数据寄存器270以用于传送到存储器单元阵列204；接着可将新数据从i/o控制电路系统260锁存在高速缓存寄存器218中。在读取操作期间，可将数据从高速缓存寄存器218传递到i/o控制电路系统260以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器270传递到高速缓存寄存器218。高速缓存寄存器218和/或数据寄存器270可形成存储器装置130的页缓冲器(例如，可形成其一部分)。页缓冲器可进一步包含感测装置(图2中未展示)以感测存储器单元阵列204的存储器单元的数据状态，例如，通过感测连接到所述存储器单元的数据线的状态。状态寄存器222可与i/o控制电路系统260和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。
48.存储器装置130经由控制链路232从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用信号ce#、命令锁存启用信号cle、地址锁存启用信号ale、写入启用信号we#、读取启用信号re#和写入保护信号wp#。取决于存储器装置130的性质，可进一步经由控制链路232接收额外或替代的控制信号(未展示)。在一个实施例中，存储器装置130经由多路复用的输入/输出(i/o)总线236从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，且经由i/o总线236将数据输出到存储器子系统控制器115。
49.举例来说，可在i/o控制电路系统260处经由i/o总线236的输入/输出(i/o)引脚[7:0]接收命令，且接着可将所述命令写入到命令寄存器224中。可经由i/o控制电路系统260处的i/o总线236的输入/输出(i/o)引脚[7:0]接收地址，且可接着将所述地址写入到地
址寄存器214中。可在i/o控制电路系统260处经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]接收数据，且接着可将所述数据写入到高速缓存寄存器218中。随后可将数据写入到数据寄存器270中以用于对存储器单元阵列204进行编程。
[0050]
在实施例中，可省略高速缓存寄存器218，且可将数据直接写入到数据寄存器270中。还可经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]输出数据。虽然可参考i/o引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。
[0051]
所属领域的技术人员应了解，可提供额外的电路系统和信号，且已简化图2的存储器装置130。应认识到，参考图2所描述的各种块组件的功能可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图2的多于一个块组件的功能。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图2的单个块组件的功能。此外，虽然根据各种信号的接收和输出的流行惯例来描述特定i/o引脚，但应注意，可在各种实施例中使用i/o引脚(或其它i/o节点结构)的其它组合或其它数目个i/o引脚(或其它i/o节点结构)。
[0052]
图3为根据本公开的一些实施例的用以执行擦除操作和擦除操作筛选的实例方法300的流程图。方法300可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的控制逻辑来执行。在一些实施例中，方法300由图1和2的dd组件137执行。虽然以特定顺序或次序展示，但是除非另外规定，否则可修改过程的次序。因此，应理解所说明实施例仅为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每一实施例中都需要所有过程。其它过程流程是可能的。
[0053]
在操作310处，执行擦除操作。举例来说，控制逻辑(例如，由本地媒体控制器135实施的dd组件137)致使相对于存储器装置的块执行擦除操作。在一些实施例中，存储器装置为3d替换栅极存储器装置(例如，3d替换栅极nand)。擦除操作可包含多个子操作。
[0054]
如下文将参考图4进一步详细描述，擦除操作可包含多个子操作。取决于实施例，子操作可包含预编程子操作、擦除脉冲子操作、任选的退火脉冲子操作、擦除验证子操作和sg扫描子操作。这些子操作中的每一个需要相对较短的时间来执行，例如40到60微秒(ms)，除了擦除脉冲子操作之外，所述擦除脉冲子操作可占据例如1毫秒(ms)或更长。
[0055]
如下文将参考图4进一步详细描述，控制逻辑可致使在子操作中的一或多个期间执行缺陷检测过程。在一些实施例中，在子操作中的仅一个期间执行缺陷检测过程。在一些实施例中，在所有子操作期间执行缺陷检测过程。在一些实施例中，在子操作的恰当子集期间执行缺陷检测过程。举例来说，可在擦除脉冲子操作和擦除验证子操作期间执行缺陷检测过程。
[0056]
在操作320处，执行擦除操作筛选。举例来说，控制逻辑致使在执行擦除操作之后执行擦除操作筛选。执行擦除操作筛选以确定在执行擦除操作之后块为有效的或“好的”块以维持数据。如果确定块是有效的，那么可在操作期间继续使用所述块。如果确定所述块为
无效的或“坏的”块以维持数据，那么数据将不继续存储在所述块处，且将指定新的块用于数据存储。根据本文中所描述的实施例，可使用任何合适的过程来执行擦除操作筛选。
[0057]
图4为根据本公开的一些实施例的用以执行实施缺陷检测的擦除操作的实例方法400的流程图。方法400可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的控制逻辑来执行。在一些实施例中，方法400由图1和2的dd组件137执行。虽然以特定顺序或次序展示，但是除非另外规定，否则可修改过程的次序。因此，应理解所说明实施例仅为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每一实施例中都需要所有过程。其它过程流程是可能的。
[0058]
在操作410处，执行预编程子操作。举例来说，控制逻辑(例如，由本地媒体控制器135实施的dd组件137)可致使相对于与存储器装置的存储器阵列(例如，块)的存储器单元(“存储器单元”)相关联的字线(wl)执行预编程过程。举例来说，存储器装置可为图1的存储器装置130。
[0059]
预编程过程可被视为存储器阵列的“软”编程。在预编程过程期间，存储器阵列的所有存储器单元可一起编程，以便在执行擦除操作之后收紧阈值电压(v
t
)分布。例如，选择栅极(sg)和有源wl可被偏置到相应的电压。下文参考图6提供相对于3d替换栅极存储器装置的存储器阵列执行的预编程子操作的说明性实例。
[0060]
在一些实施例中，可进一步在预编程子操作期间执行缺陷检测。举例来说，控制逻辑可进一步致使相对于至少一个故障点执行检测方法。故障点可为存储器阵列的处理期间的缺陷的结果。举例来说，故障点可为在存储器阵列的制造期间的刻蚀问题(例如，过度刻蚀)的结果。
[0061]
至少一个故障点可包含与存储器阵列内的wl短路相关的至少一个故障点。举例来说，关于3d替换栅极存储器装置的存储器阵列，故障点的实例包含但不限于wl到柱短路、wl到贯穿阵列通孔(tav)短路和wl(或sg)到位线/源极线短路。
[0062]
wl到柱短路是指wl与包含位于位线与源极线之间的柱的柱之间的短路。wl到tav短路是指wl与用于将wl连接到外部触点的tav之间的短路。举例来说，所述短路可由邻近tav之间的刻蚀缺陷引起。wl(或sg)到位线/源极线短路是指wl或sg与位线或源极线之间的短路。
[0063]
电荷泵电路为产生用于操作存储器装置的电压的wl驱动器电路的组件。举例来说，电荷泵电路可对在不同相控块上操作的电容器阵列充电，以将输入电压升高到要施加到wl的目标电压。wl驱动器电路可进一步包含电压调整器传感器电路，其监视由电荷泵电路产生的电压。举例来说，当电荷泵电路达到要施加到wl的目标电压时，电压调整器传感器电路可停止电荷泵的操作。更具体地说，电压调整器传感器电路可使用反馈信号作为控制信号将时钟信号传递到电荷泵电路或抑制时钟信号。由于泄漏，当电荷泵电路不操作时，输出电压电平将缓慢下降。当输出电压电平降低到低于阈值电压时，电压调整器传感器电路可重新启动电荷泵以将输出电压电平升高回到目标电压。例如wl短路的缺陷可增加背景泄漏,这可致使电荷泵电路花费较长时间来充电,且可增加反馈/控制信号的使用。
[0064]
缺陷检测方法的一个实例包含泵时钟计数器缺陷检测。举例来说，控制逻辑可启
动泵时钟计数器(例如，包含于电压调整器传感器电路中)以在电荷泵实现目标电压之后的给定时间量内对递送到电荷泵电路的时钟脉冲的数目进行计数，且将计数与阈值计数数目进行比较以检测缺陷的存在。举例来说，如果计数超出阈值计数，那么这可指示缺陷。
[0065]
缺陷检测的另一实例为内部电流感测(ics)缺陷检测。ics缺陷检测可采用比较器电路，所述比较器电路包含具有连接到检测到的电压(v
det
)的正端子和连接到参考电压(v
ref
)的负端子的比较器。可通过将目标wl驱动到高于v
ref
的特定电压(v
det
)且浮动目标wl以执行缺陷检测而相对于目标wl执行ics缺陷检测。如果相对于目标wl不存在缺陷，那么v
det
将保持相对稳定且检测到的输出信号(det_out)将继续指示v
det
大于v
ref
。然而，如果相对于目标wl存在缺陷(例如，wl到wl短路、wl到柱短路)，那么v
det
将下降。最终，一旦v
det
下降到低于v
ref
，det_out将翻转以指示v
ref
更大。参考图8展示可用于执行ics缺陷检测的实例比较器电路。
[0066]
在操作420处，执行擦除脉冲子操作。举例来说，控制逻辑致使施加擦除脉冲。更具体地说，擦除脉冲子操作涉及将擦除脉冲施加到正在经历擦除的wl组的存储器单元。相较于其它存储器操作并且相较于擦除操作的其它子操作，擦除脉冲子操作可花费显著过长的时间段(或持续时间)。由于施加到使用擦除脉冲擦除的存储器单元串的显著偏置电压(vera)，例如约20伏(v)，擦除脉冲子操作的持续时间可能过长。在完成擦除脉冲子操作之后，可花费相当长的时间来斜升到此偏置电压，且存储器单元串花费大量时间来恢复，例如放电。可施加擦除抑制偏置以相对于未经历擦除的存储器单元抑制擦除。如果在擦除验证期间确定不擦除任何存储器单元(如下文将进一步详细描述)，那么可使用具有比先前擦除脉冲高的电压的擦除脉冲执行另一擦除脉冲子操作。此过程可继续直至已验证对wl组的所有存储器单元的擦除为止。下文参考图6提供相对于3d替换栅极存储器装置的存储器阵列执行的擦除脉冲子操作的说明性实例。
[0067]
在一些实施例中，可在擦除脉冲子操作期间进一步执行缺陷检测。举例来说，控制逻辑可进一步致使相对于至少一个故障点执行检测方法。至少一个故障点可包含与电流泄漏和/或由存储器阵列内的电流泄漏产生的电压降有关的至少一个故障点。举例来说，关于3d替换栅极存储器装置的存储器阵列，故障点的实例包含但不限于源极线(src)泄漏、位线泄漏、柱到wl泄漏和wl到wl泄漏。src泄漏是指src与连接到src(例如，电路)的组件之间的电流泄漏，位线泄漏是指位线与连接到位线(例如，电路)的组件之间的电流泄漏，柱到wl泄漏是指柱与wl之间的电流泄漏，且wl到wl泄漏是指若干对wl之间的电流泄漏。考虑到在擦除脉冲期间相对于有源wl施加的低电压偏置(例如，约0v)，可识别这些泄漏。关于wl到wl泄漏，可在擦除脉冲相对于交替有源wl(例如，偶数或奇数wl)施加的情况下检测到此故障点。举例来说，如果施加偶数擦除脉冲，那么对应于偶数有源wl的存储器单元以低电压(例如，0v)偏置，而对应于奇数有源wl的存储器单元以较高电压偏置，这可实现邻近偶数和奇数wl的存储器单元之间的泄漏检测。缺陷检测方法的实例包含但不限于泵时钟缺陷检测(例如，cpcm)、wl电压调整器传感器缺陷检测和ics缺陷检测。
[0068]
在操作430处，可执行退火脉冲子操作。举例来说，控制逻辑致使退火脉冲被施加到wl。退火脉冲的目的是从柱(例如，氧化物区域)“冲洗”出浅电荷载流子(例如，浅空穴和/或浅电子)以增加擦除验证准确性。可相对于交替wl施加退火脉冲。更具体地说，可使用偶数退火脉冲相对于偶数wl执行退火脉冲，且接着使用奇数退火脉冲，相对于奇数wl执行退
火脉冲。举例来说，在偶数退火脉冲期间，对应于偶数wl的存储器单元可斜升到正偏置电压，而对应于奇数wl的存储器单元可斜升到负偏置电压(且关于奇数退火脉冲，反之亦然)。在一些实施例中，可在退火脉冲子操作期间进一步执行缺陷检测。举例来说，控制逻辑可进一步致使实施检测方法以检测故障。故障的实例包含但不限于wl到wl泄漏、wl到柱泄漏和wl到通孔泄漏。检测方法的实例包含但不限于泵时钟缺陷检测(例如，cpcm)、wl调整器短路传感器缺陷检测和ics缺陷检测。下文参考图6描述关于退火脉冲子操作的其它细节。
[0069]
在操作440处，执行擦除验证子操作。举例来说，控制逻辑致使执行擦除验证以确定是否由于擦除脉冲而已经恰当地擦除存储器单元。可通过将电压施加到存储器单元的控制栅极来执行擦除验证以确定存储器单元是否传导电流。在一些实施例中，相对于交替wl施加擦除验证。举例来说，可首先相对于wl组的偶数wl执行擦除验证，接着相对于wl组的奇数wl执行擦除验证。
[0070]
在一些实施例中，可在擦除验证子操作期间进一步执行缺陷检测。举例来说，控制逻辑可进一步致使实施检测方法以检测故障。故障的实例包含但不限于wl到wl泄漏、wl到柱泄漏和wl到通孔泄漏。缺陷检测方法的实例包含但不限于泵时钟缺陷检测(例如，cpcm)、wl调整器短路传感器缺陷检测和ics缺陷检测。
[0071]
在操作450处，确定擦除验证子操作是否成功。举例来说，如果所有存储器单元通过擦除验证，那么擦除验证子操作被确定为成功的。如果没有，那么过程返回到操作420，以在比在擦除脉冲子操作的先前执行期间所使用的更高的擦除脉冲电压下执行另一擦除脉冲子操作。
[0072]
如果擦除验证子操作在操作450处确定为成功的，那么这意味着已经成功地擦除所有存储器单元。在操作460处，可接着执行选择栅极(sg)扫描子操作。举例而言，控制逻辑使得相对于sg执行sg扫描。在擦除操作已经完成之后执行sg扫描，以确定sg的v
t
是否落在可接受范围之外(例如，过高或过低)。如果sg落在可接受范围之外，那么存储器阵列(例如，块)可标记为无效或坏的存储器阵列，且存储器阵列将不用于进一步编程。否则，存储器阵列将被认为是有效或好的存储器阵列以用于未来编程。
[0073]
在一些实施例中，可在sg扫描子操作期间进一步执行缺陷检测。举例来说，控制逻辑可进一步致使实施检测方法以检测故障。故障的实例包含但不限于sg到wl泄漏、sg到位线和/或src泄漏以及sg到柱泄漏。缺陷检测方法的实例包含但不限于泵时钟缺陷检测(例如，cpcm)、wl调整器短路传感器缺陷检测和ics缺陷检测。
[0074]
图5a为根据本公开的一些实施例的用以在擦除操作的至少一个子操作期间执行缺陷检测的实例方法500a的流程图。方法500a可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的控制逻辑来执行。在一些实施例中，方法500a由图1和2的dd组件137执行。虽然以特定顺序或次序展示，但是除非另外规定，否则可修改过程的次序。因此，应理解所说明实施例仅为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每一实施例中都需要所有过程。其它过程流程是可能的。
[0075]
在操作510a处，启动擦除操作。举例来说，控制逻辑(例如，由本地媒体控制器135实施的dd组件137)可致使响应于从存储器子系统控制器接收到启动擦除操作的请求而启
动擦除操作。可相对于与存储器装置的存储器阵列(例如，块)的存储器单元(“单元”)相关联的字线(wl)执行擦除操作。
[0076]
在操作520a处，识别至少一个电流差动。举例来说，控制逻辑可致使在擦除操作的至少一个子操作期间在存储器装置的一对组件之间识别至少一个电流差动。至少一个电流差动可对应于一对组件之间的电流泄漏。至少一个子操作可包含预编程子操作、擦除脉冲子操作、退火脉冲子操作、擦除验证子操作或选择栅极扫描子操作中的至少一个。至少一个电流差动可识别为在至少一个子操作期间施加到一对组件中的第一组件的第一电压与在至少一个子操作期间施加到一对组件中的第二组件的第二电压之间的差。一对组件可包含以下中的至少一个：wl、柱、tav、位线、源极线或sg。
[0077]
在操作530a处，确定是否存在至少一个缺陷。举例来说，控制逻辑可确定至少一个电流差动是否指示相对于存储器装置的至少一个对应故障点的至少一个缺陷。在一些实施例中，确定是否存在至少一个缺陷包含确定至少一个电流差动是否超出对应阈值电流差动。阈值电流差动可界定指示一对组件之间的恰当连接的值或值范围。至少一个故障点可包含以下中的至少一个：wl到wl泄漏、wl到柱泄漏或短路、wl到tav泄漏或短路、源极线泄漏、位线泄漏、柱到wl和sg泄漏，或wl到位线或源极线短路。任何合适的方法可用于识别至少一个电流差动且确定是否存在至少一个缺陷。缺陷检测方法的实例包含wl泵时钟缺陷检测、wl调整器短路传感器缺陷检测和ics缺陷检测。
[0078]
如果在操作530a处未确定存在缺陷，那么可在操作540a处执行擦除操作筛选。举例来说，控制逻辑可致使执行擦除操作筛选。
[0079]
然而，如果在操作530a处确定存在至少一个缺陷，那么可在操作550a处产生至少一个缺陷的指示。举例来说，控制逻辑可致使产生至少一个缺陷的指示且将其发送到存储器子系统控制器。在操作560a处，控制逻辑可执行至少一个补救动作。举例来说，控制逻辑可从存储器子系统控制器接收执行至少一个补救动作的请求。举例来说，至少一个补救动作可包含以下中的至少一个：将存储器装置标记为有缺陷的存储器装置(例如，包含一或多对组件之间的一或多个电流泄漏的存储器装置)，或丢弃(例如，收回)有缺陷的存储器装置。上文参考图1至4描述关于操作510a至560a的其它细节。
[0080]
图5b为根据本公开的一些实施例的用以在擦除操作的至少一个子操作期间执行缺陷检测的实例方法500b的流程图。方法500b可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的控制逻辑来执行。在一些实施例中，由图1和2的存储器子系统控制器115来执行方法500b。虽然以特定顺序或次序展示，但是除非另外规定，否则可修改过程的次序。因此，应理解所说明实施例仅为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每一实施例中都需要所有过程。其它过程流程是可能的。
[0081]
在操作510b处，启动擦除操作。举例来说，控制逻辑(例如，存储器子系统控制器115的控制逻辑)可通过将启动擦除操作的请求发送到存储器装置来启动擦除操作。更具体地说，存储器装置可包含存储器阵列(例如，块)和本地媒体控制器(例如，存储器单元阵列204和本地媒体控制器135)。擦除操作可包含相对于存储器阵列执行的多个子操作。
[0082]
在操作520b处，接收至少一个缺陷的指示。举例来说，控制逻辑可从存储器装置接
收相对于存储器阵列的至少一个对应故障点的至少一个缺陷的指示(例如，经由本地媒体控制器)。至少一个缺陷可对应于在擦除操作的至少一个子操作期间在存储器装置的一对组件之间识别的至少一个电流差动。至少一个电流差动可对应于一对组件之间的电流泄漏。至少一个子操作可包含预编程子操作、擦除脉冲子操作、退火脉冲子操作、擦除验证子操作或选择栅极扫描子操作中的至少一个。至少一个电流差动可识别为在至少一个子操作期间施加到一对组件中的第一组件的第一电压与在至少一个子操作期间施加到一对组件中的第二组件的第二电压之间的差。一对组件可包含以下中的至少一个：wl、柱、tav、位线、源极线或sg。
[0083]
在一些实施例中，至少一个电流差动超出对应阈值电流差动。阈值电流差动可界定指示一对组件之间的恰当连接的值或值范围。至少一个故障点可包含以下中的至少一个：wl到wl泄漏、wl到柱泄漏或短路、wl到tav泄漏或短路、源极线泄漏、位线泄漏、柱到wl和sg泄漏，或wl到位线或源极线短路。任何合适的方法可用于识别至少一个电流差动且确定是否存在至少一个缺陷。缺陷检测方法的实例包含wl泵时钟缺陷检测、wl调整器短路传感器缺陷检测和ics缺陷检测。
[0084]
在操作530b处，控制逻辑可执行至少一个补救动作。举例来说，控制逻辑可将执行至少一个补救动作的请求发送到存储器装置(例如，经由本地媒体控制器)。举例来说，至少一个补救动作可包含以下中的至少一个：将存储器装置标记为有缺陷的存储器装置(例如，包含一或多对组件之间的一或多个电流泄漏的存储器装置)，或丢弃(例如，收回)有缺陷的存储器装置。因此，方法500a至500b可用于在擦除操作期间识别有缺陷的存储器装置，且执行至少一个补救动作以解决有缺陷的存储器装置。上文参考图1至5a描述关于操作510b至530b的其它细节。
[0085]
图6为根据本公开的一些实施例的用以说明擦除操作的性能的实例三维(3d)替换栅极存储器装置(“装置”)600的图式。然而，本文中所描述的实施例可应用于任何合适的存储器装置。
[0086]
如所展示，装置600包含位线610、柱620-1和620-2、选择栅极(sg)630-1和630-2、源极线(src)640以及wl组650-1、650-2、660-1和660-2。更具体地说，wl组650-1和650-2是虚拟wl组，且wl组660-1和660-2是有源wl组。wl组650-1包含虚拟wl 652-1至656-1，wl组650-2包含虚拟wl 652-2至656-2，wl组660-1包含有源wl 662-1和664-1，且wl组660-2包含有源wl 662-2、664-2和666-2。然而，此实例不应被视为具有限制性。虚拟wl对应于并不存储数据且被包含以满足处理容限的存储器单元，而有源wl对应于存储数据的存储器单元。
[0087]
如进一步展示，提供wl 670。在一些实施例中，装置600是多个叠组装置，其中wl组650-1和660-1与装置600的第一叠组(例如，上部叠组)相关联，且wl组650-2和660-2与装置600的第二叠组(例如，下部叠组)相关联，使得wl 670对应于将wl组660-1和660-2分离的虚拟wl。在其它实施例中，装置600是“单个叠组”装置，其中wl组660-1和660-2不以叠组布置。此处，wl 670可为wl组660-1或660-2中的一个内的有源wl。
[0088]
说明性地，在预编程子操作(例如，在图4的操作410处执行的预编程子操作)期间，位线610、柱620-1和620-2以及src 640可各自处于低偏置电压(例如，0v)。sg 630-1和630-2以及对应于wl组650-1、650-2、660-1和660-2的存储器单元可斜升到较高偏置电压。举
例来说，sg 630-1和630-2可斜升到约6v的偏置电压，对应于虚拟wl652-1和652-2的存储器单元可斜升到约9v的偏置电压，对应于虚拟wl 654-1和654-2的存储器单元可斜升到约6v的偏置电压，且对应于wl组660-1和660-2的存储器单元可斜升到约12v的偏置电压。然而，此实例偏置电压不应被视为具有限制性。可在预编程子操作期间执行缺陷检测，如上文参考图4所描述。
[0089]
说明性地，在擦除脉冲子操作(例如，在图4的操作420处执行的擦除脉冲子操作)期间，位线610、柱620-1和620-2以及src 640可各自斜升到约24v的偏置电压，sg630-1和630-2可各自斜升到约20v的偏置电压，对应于虚拟wl 652-1和652-2的存储器单元可斜升到约8v的偏置电压，对应于虚拟wl 654-1和654-2的存储器单元可斜升到约12v的偏置电压，且对应于虚拟wl 656-1和656-2的存储器单元可斜升到约16v的电压。
[0090]
如果擦除脉冲是相对于wl组660-1和660-2的wl中的每一个而施加，那么对应于wl组660-1和660-2的存储器单元可处于低偏置电压(例如，0v)。然而，在一些情况下，可相对于交替wl施加擦除脉冲。举例来说，可相对于偶数wl或奇数wl施加擦除脉冲。如果相对于偶数wl施加擦除脉冲，那么对应于wl组660-1和660-2内的偶数wl的存储器单元可处于低偏置电压(例如，0v)，而对应于wl组660-1和660-2内的奇数wl的存储器单元可斜升到较高偏置电压(例如，约6v)。替代地，如果相对于奇数wl施加擦除脉冲，那么对应于wl组660-1和660-2内的奇数wl的存储器单元可处于低偏置电压(例如，0v)，而对应于wl组660-1和660-2内的偶数wl的存储器单元可斜升到较高偏置电压(例如，约6v)。在擦除抑制(例如，在图4的操作420处的擦除脉冲子操作期间施加的擦除抑制)期间，柱620-1和620-2、位线610和src 640、sg 630-1和630-2以及对应于wl组650-1、650-2、660-1和660-2中的每一个的存储器单元可全部处于约24v的电压。然而，此实例偏置电压不应被视为具有限制性。可在擦除脉冲子操作期间执行缺陷检测，如上文参考图4所描述。
[0091]
说明性地，在退火脉冲子操作(例如，在图4的操作430处执行的退火脉冲子操作)期间，位线、柱620-1和620-2以及src 640可各自处于低偏置电压(例如，0v)，sg 630-1和630-2可斜升到约6v的偏置电压，对应于虚拟字线652-1和652-2的存储器单元可斜升到约9v的偏置电压，且对应于虚拟字线654-1和654-2的存储器单元可斜升到约6v的偏置电压。可相对于交替wl施加退火脉冲。举例来说，可相对于偶数wl或奇数wl施加退火脉冲。如果相对于偶数wl施加退火脉冲，那么对应于wl组660-1和660-2的偶数wl的存储器单元可斜升到约8v的偏置电压，而对应于wl组660-1和660-2的奇数wl的存储器单元可斜升到负偏置电压(例如，约-2v)。替代地，如果相对于奇数wl施加退火脉冲，那么对应于wl组660-1和660-2的奇数wl的存储器单元可斜升到约8v的偏置电压，而对应于wl组660-1和660-2的偶数wl的存储器单元可斜升到负偏置电压(例如，约-2v)。然而，此实例偏置电压不应被视为具有限制性。可在退火脉冲子操作期间执行缺陷检测，如上文参考图4所描述。
[0092]
说明性地，在擦除验证子操作(例如，在图4的操作440处执行的擦除验证子操作)期间，柱620-1和620-2可处于低偏置电压(例如，0v)，位线610可斜升到约1v的偏置电压，src 640可斜升到0v与约0.5v的偏置电压之间，sg 630-1和630-2可斜升到约6v的偏置电压，对应于虚拟字线652-1和652-2的存储器单元可斜升到约9v的偏置电压，且对应于虚拟字线654-1和654-2的存储器单元可斜升到约6v的偏置电压。可相对于交替wl施加擦除验证。举例来说，可相对于偶数wl或奇数wl执行擦除验证。如果相对于偶数wl施加擦除验证，
那么对应于wl组660-1和660-2的偶数wl的存储器单元可斜升到约8v的电压，而对应于wl组660-1和660-2的奇数wl的存储器单元可斜升到约-2v的偏置电压。替代地，如果相对于奇数wl施加擦除验证，那么对应于wl组660-1和660-2的偶数wl的存储器单元可斜升到约-2v的偏置电压，而对应于wl组660-1和660-2的奇数wl的存储器单元可斜升到约8v的偏置电压。然而，此实例偏置电压不应被视为具有限制性。可在擦除验证子操作期间执行缺陷检测，如上文参考图4所描述。
[0093]
说明性地，在sg扫描子操作(例如，在图4的操作440处执行的擦除验证子操作)期间，柱620-1可斜升到低偏置电压(例如，0v)，柱620-2可斜升到约2.3v的偏置电压，位线610可斜升到约0v与约2.3v之间的偏置电压，src 640可斜升到约2.3v的偏置电压，sg 630-1可斜升到约6v的偏置电压，sg 630-2可斜升到低偏置电压(例如，0v)，对应于虚拟字线652-1和652-2的存储器单元可斜升到约9v的偏置电压，对应于虚拟字线654-1和654-2的存储器单元可斜升到约6v的偏置电压，且对应于wl组660-1和660-2的存储器单元可斜升到约8v的偏置电压。然而，此实例偏置电压不应被视为具有限制性。可在sg扫描子操作期间执行缺陷检测，如上文参考图4所描述。
[0094]
图7说明计算机系统700的实例机器，在所述计算机系统内可执行用于致使机器执行本文中所论述的方法中的任何一或多个的指令集。在一些实施例中，计算机系统700可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的dd组件137的操作)。在替代性实施例中，机器可连接(例如，联网)到lan、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
[0095]
所述机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、存储器蜂窝式电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定要由所述机器采取的动作的指令集的任何机器。此外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地进行一(或多个)指令集以执行本文中所论述的方法中的任何一或多种。
[0096]
实例计算机系统700包含经由总线730彼此通信的处理装置702、主存储器704(例如，只读存储器(rom)、快闪存储器、例如同步dram(sdram)或rdram的动态随机存取存储器(dram)等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(sram)等)和数据存储系统718。
[0097]
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、或实施其它指令集的处理器、或实施指令集的组合的处理器。处理装置702也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置702配置成执行指令726，以用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含网络接口装置708以经由网络720进行通信。
[0098]
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体)，所述机
器可读存储媒体上存储有一或多个指令集726或体现本文所描述的方法或功能中的任何一或多个的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻留在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1的存储器子系统110。
[0099]
在一个实施例中，指令726包含用以实施对应于dd组件(例如，图1的dd组件137)的功能的指令。虽然在实例实施例中将机器可读存储媒体724展示为单个媒体，但应认为术语“机器可读存储媒体”包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且致使机器执行本公开的方法中的任何一个或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
[0100]
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里且通常认为是引起所需结果的操作的自洽序列。操作是需要对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目等是方便的。
[0101]
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可以指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操控和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。
[0102]
本公开还涉及一种用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如包含软盘、光盘、cd-rom和磁性光盘的任何类型的盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
[0103]
本文中所呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样呈现各种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。
[0104]
本公开可被提供为计算机程序产品或软件，其可包含其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
[0105]
在前述说明书中，本公开的实施例已经参考其具体实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神和范围的情况下对本公开进行各种修改。因此，说明书和图式应在说明性意义上而非限制性意义上
看待。

技术特征：

1.一种存储器装置，其包括：存储器阵列；和控制逻辑，其以操作方式与所述存储器阵列耦合，以执行包括以下的操作：启动擦除操作，所述擦除操作包括相对于所述存储器阵列执行的多个子操作；在所述多个子操作中的至少一个子操作期间，致使在所述存储器阵列的一对组件之间识别至少一个电流差动；确定所述至少一个电流差动是否指示相对于所述存储器阵列的至少一个对应故障点的至少一个缺陷；及响应于确定所述至少一个电流差动指示相对于所述至少一个故障点的所述至少一个缺陷，致使产生所述至少一个缺陷的指示。2.根据权利要求1所述的存储器装置，其中所述多个子操作包括擦除脉冲子操作和擦除验证子操作。3.根据权利要求2所述的存储器装置，其中所述多个子操作进一步包括在所述擦除脉冲子操作之前执行的预编程子操作。4.根据权利要求2所述的存储器装置，其中所述多个子操作进一步包括在所述擦除脉冲子操作与所述擦除验证子操作之间执行的退火脉冲子操作。5.根据权利要求2所述的存储器装置，其中所述多个子操作进一步包括选择栅极扫描子操作，且其中所述操作进一步包括：确定所述擦除验证子操作成功；及响应于确定所述擦除验证子操作成功，致使执行所述选择栅极扫描子操作。6.根据权利要求1所述的存储器装置，其中：所述至少一个电流差动识别为在所述至少一个子操作期间施加到所述一对组件中的第一组件的第一电压与在所述至少一个子操作期间施加到所述一对组件中的第二组件的第二电压之间的差；且确定所述至少一个电流差动是否指示相对于所述存储器阵列的至少一个对应故障点的至少一个缺陷包括确定所述至少一个电流差动是否超出对应阈值电流差动。7.根据权利要求6所述的存储器装置，其中：所述一对组件包括以下中的至少一个：字线wl、柱、贯穿阵列通孔、位线、源极线或选择栅极；且所述至少一个故障点包括以下中的至少一个：wl到wl泄漏、wl到柱泄漏或短路、wl到tav泄漏或短路、源极线泄漏、位线泄漏、柱到wl和选择栅极sg泄漏，或wl到位线或源极线短路。8.根据权利要求1所述的存储器装置，其中所述操作进一步包括致使执行至少一个补救动作，所述至少一个补救动作包括以下中的至少一个：将所述存储器装置标记为有缺陷的存储器装置，或丢弃所述有缺陷的存储器装置。9.一种方法，其包括：由处理装置致使启动擦除操作，所述擦除操作包括相对于存储器阵列执行的多个子操作；在所述多个子操作中的至少一个子操作期间，由所述处理装置致使在所述存储器阵列
的一对组件之间识别至少一个电流差动；由所述处理装置确定所述至少一个电流差动是否指示相对于所述存储器阵列的至少一个对应故障点的至少一个缺陷；及响应于确定所述至少一个电流差动指示相对于所述至少一个故障点的所述至少一个缺陷，由所述处理装置致使产生所述至少一个缺陷的指示。10.根据权利要求9所述的方法，其中所述多个子操作包括擦除脉冲子操作和擦除验证子操作。11.根据权利要求10所述的方法，其中所述多个子操作进一步包括在所述擦除脉冲子操作之前执行的预编程子操作。12.根据权利要求10所述的方法，其中所述多个子操作进一步包括在所述擦除脉冲子操作与所述擦除验证子操作之间执行的退火脉冲子操作。13.根据权利要求10所述的方法，其中所述多个子操作进一步包括选择栅极扫描子操作，且其中所述操作进一步包括：确定所述擦除验证子操作成功；及响应于确定所述擦除验证子操作成功，致使执行所述选择栅极扫描子操作。14.根据权利要求9所述的方法，其中：所述至少一个电流差动识别为在所述至少一个子操作期间施加到所述一对组件中的第一组件的第一电压与在所述至少一个子操作期间施加到所述一对组件中的第二组件的第二电压之间的差；且确定所述至少一个电流差动是否指示相对于所述存储器阵列的至少一个对应故障点的至少一个缺陷包括确定所述至少一个电流差动是否超出对应阈值电流差动。15.根据权利要求9所述的方法，其中：所述一对组件包括以下中的至少一个：字线wl、柱、贯穿阵列通孔、位线、源极线或选择栅极；且所述至少一个故障点包括以下中的至少一个：wl到wl泄漏、wl到柱泄漏或短路、wl到tav泄漏或短路、源极线泄漏、位线泄漏、柱到wl和选择栅极sg泄漏，或wl到位线或源极线短路。16.根据权利要求9所述的方法，其进一步包括由所述处理装置致使执行至少一个补救动作，所述至少一个补救动作包括以下中的至少一个：将所述存储器装置标记为有缺陷的存储器装置，或丢弃所述有缺陷的存储器装置。17.一种系统，其包括：存储器，其包括指令；和控制逻辑，其以操作方式与所述存储器耦合，以执行包括以下的操作：将启动擦除操作的请求发送到存储器装置，所述擦除操作包括相对于所述存储器装置的存储器阵列执行的多个子操作；从所述存储器装置接收相对于所述存储器阵列的至少一个对应故障点的至少一个缺陷的指示，其中所述至少一个缺陷对应于在所述多个子操作中的至少一个子操作期间在所述存储器阵列的一对组件之间识别的至少一个电流差动；及响应于接收到所述至少一个缺陷的所述指示，将执行至少一个补救动作的请求发送到
所述存储器装置。18.根据权利要求17所述的系统，其中：所述至少一个电流差动识别为在所述至少一个子操作期间施加到所述一对组件中的第一组件的第一电压与在所述至少一个子操作期间施加到所述一对组件中的第二组件的第二电压之间的差；且所述至少一个电流差动超出对应阈值电流差动。19.根据权利要求17所述的系统，其中：所述一对组件包括以下中的至少一个：字线wl、柱、贯穿阵列通孔、位线、源极线或选择栅极；且所述至少一个故障点包括以下中的至少一个：wl到wl泄漏、wl到柱泄漏或短路、wl到tav泄漏或短路、源极线泄漏、位线泄漏、柱到wl和选择栅极sg泄漏，或wl到位线或源极线短路。20.根据权利要求17所述的系统，其中所述至少一个补救动作包括以下中的至少一个：将所述存储器装置标记为有缺陷的存储器装置，或丢弃所述有缺陷的存储器装置。

技术总结

本公开涉及擦除操作期间的缺陷检测。一种系统包含存储器装置，所述存储器装置包含：存储器阵列；和控制逻辑，其以操作方式与所述存储器阵列耦合，以执行包含致使执行擦除操作的操作。所述擦除操作包含子操作。所述操作进一步包含致使在所述子操作中的至少一个子操作期间执行缺陷检测。使用至少一个缺陷检测方法相对于至少一个故障点执行缺陷检测。相对于至少一个故障点执行缺陷检测。相对于至少一个故障点执行缺陷检测。