用于光通信系统的前向纠错的功率高效设计的方法和装置与流程

用于光通信系统的前向纠错的功率高效设计的方法和装置
1.相关申请的交叉引用
2.本技术根据35u.s.c.第119(e)节要求于2020年5月21日提交的美国临时申请序号63/028,449的权益，其全部内容通过引用并入本文。

背景技术：

3.前向纠错(fec)是一种减少通过不可靠和/或嘈杂的通信信道传输数据时的错误的方法。例如，光通信系统使用前向纠错来减少传输错误。前向纠错涉及通过向数据添加冗余来编码数据以便在通信信道上传输。前向纠错技术可能涉及：(1)接收用于通过通信信道传输的数据位；(2)通过使用纠错码对数据位进行编码以从数据位生成奇偶校验位；以及(3)通过通信信道传输数据位和奇偶校验位二者。由于奇偶校验位是从数据位生成的，因此数据位和奇偶校验位的传输一起提供了传输信息中的一定程度的冗余，这又允许从传输期间可能发生的错误中恢复。
4.以前，“无错误传输”等同于大约1e-15的误码率。然而，光通信系统的最新进展已使数据速率高达每波长每秒800吉比特。在这样的速率下，并且在误码率为1e-15的情况下，平均每20分钟可能出现一个误码，这在许多应用中可能是不可接受的。因此，可能需要具有低错误底限(error floor)的更强的fec来保证在合理的时间间隔内稳定且可靠的连接。
5.此外，纠错码性能通常基于以下程度来确定：码促进数据速率在线性加性白高斯(awgn)信道或光纤上接近香农极限并因此最大化信号范围的程度。尽管光纤链路被认为是一种非线性通信介质，但出于评估纠错码的目的，所有线性和非线性损伤(impairment)都假定在信号所携带的数据序列到达fec解码器之前得到均衡或补偿。
6.除了上述两个性能度量之外，低fec功耗通常是一个期望的特征，因为fec在相干传输芯片中可能消耗大量功率。
7.实现低功耗和良好性能通常难以实现。

技术实现要素：

8.根据本公开的一个方面，提供了一种包括存储器的前向纠错编码器。存储器的第一部分被描绘成包括多个块，使得多个块中的每一个都包括多个列的第一位，并且存储器的第二部分包括多个行。多个行中的每一行包括第二位。此外，前向纠错编码器包括编码器电路，其可操作以基于第一位中的所选择的第一位、第二位中的所选择的第二位和提供给前向纠错编码器的输入数据位来生成奇偶校验位，其中第一位中的所选择的第一位存储在多个列中的随机选择的列中，多个列中的随机选择的列在多个块中的随机选择的块中。
9.应当理解，前面的一般描述和下面的详细描述都只是示例性和解释性的，而不是对要求保护的本发明的限制。
10.包含在本说明书中并构成本说明书的一部分的附图图示了一个(多个)实施例并且与说明书一起用于解释本发明的原理。
附图说明
11.图1a说明了与本公开的一个方面一致的光通信系统的框图；
12.图1b说明了与本公开的另一方面一致的可替代的光通信系统的框图；
13.图2a说明了与本公开的一个方面一致的发射器的示例；
14.图2b说明了与本公开的另一方面一致的表示光副载波(subcarrier)的功率谱密度图的示例；
15.图3是与本公开一致的数字信号处理器的框图；
16.图4是线性块码的示意图；
17.图5示出了与本公开的一个方面一致的第1层和第2层符号的示例；
18.图6示出了与本公开的另一方面一致的第1层和第2层符号的另一个示例；
19.图7-9示出了与本公开的附加方面一致的存储器的示例；
20.图10示出了与本公开的另一方面一致的fec编码器的示例；以及
21.图11示出了与本公开的附加方面一致的存储器和相关联的转置电路的示例。
具体实施方式
22.根据本公开的一个方面，提供了一种纠错码，其具有通用乘积码(generalized product codes，gpc)的特征等，以实现良好的性能但具有合理的复杂性。此处公开的码的最小汉明距离的下限有助于更容易的码设计以实现期望的错误底限水平。可以在卷积格式中采用迭代解码以提供接近香农极限的改进的阈值性能。解码器也可以变得不那么复杂，因为优化或阈值性能通常在几次迭代内获得。
23.根据本公开的另一方面，先前编码的数据存储在存储器中，并且编码器访问输入数据和先前编码的数据二者以生成新的编码数据(encoded data)或新的码字。每个码字都存储在存储器的一行中，并且对于每个新生成的码字，每个先前存储的码字都被移位到存储器的相邻行。在一个示例中，存储器被描绘为包括位的行和列的多个块。当生成新的码字时，从随机选择的存储器块中读取存储器中的随机选择列的位并将其提供给编码器。以这种方式减少了访问存储器的次数并且降低了功耗。
24.现在将详细参考本公开的当前实施例(示例性实施例)，其示例在附图中示出。在可能的情况下，贯穿附图将使用相同的附图标记来指代相同或相似的部分。
25.在讨论与本公开一致的编码器和存储器之前，接下来将参考图1a、图1b、图2a、图2b和图3描述其中可以采用这种编码器和存储器的光通信系统的示例。
26.图1a是说明性光通信系统100的框图，在此描述的技术的一些实施例可以在其中运行。光通信系统100可以被配置为高速传输数据。例如，在一些实施例中，光通信系统100可以配置成以高达100gb/s、200gb/s、400gb/s、600gb/s、800gbs、1tb/s、2tb/s、5tb/s、10tb/s的速率、或在100gb/s和10tb/s之间的任何速率传输数据。
27.光通信系统100包括传输节点108，其被配置为：(1)接收用于传输的数据；(2)使用前向纠错对数据进行编码以得到编码数据；以及(3)通过光通信路径111传输编码数据(例如，通过使用适当的调制方案)。传输节点108可以以任何合适的方式执行前向纠错编码，并且在一些实施例中，可以根据此处描述的技术的一些实施例执行前向纠错。
28.光通信系统100还包括接收器109，其被配置为：(1)通过光通信路径111接收数据
(例如，至少部分地通过解调传输的数据)；(2)对编码后的数据进行解码以得到数据；以及(3)输出解码后的数据。
29.图1b说明了与本公开一致的聚合网络101的示例，其中主节点110可以与多个次节点112-j到112-m通信，这些次节点有时可以单独地称为次节点112或统称为次节点112。在一个示例中，次节点112远离主节点110。主节点110可以在下行方向上将光副载波(如下面更详细地描述)传输到光通信路径111上，该光通信路径111就像每个光通信路径113-j至113-m一样可以包括一段或多段光纤，以及一个或多个光放大器、可重配置分插复用器(reconfigurable add-drop multiplexer，roadm)或其他光纤通信设备。分离器(splitter)114可以耦合到光通信路径111的一端以接收光副载波并且经由光通信路径113-j到113-m中的相应一个将每个副载波的功率分离部分提供给次节点112-j至112-m中的对应一个。
30.如图1b进一步所示，主节点110具有接收n gbit/s数据(例如，数据流)以传输到次节点112的数据容量。每个次节点112可以接收主节点110的数据输入的一部分并将其输出给用户或客户。在这个示例中，次节点112-j、112-k、112-1和112-m分别输出j gbit/s、k gbit/s、lgbit/s和m gbit/s的数据(数据流)，由此j、k、l和m的总和可以等于n(其中j、k、l、m和n是正数)。
31.图2a说明了发射器202，其可以在发射节点108或主节点110中提供以向一个或多个接收器提供光信号，如上所述。发射器202包括发射器dsp(tx dsp)902和d/a和光学块901。在该示例中，dsp 902接收输入数据流d0至d7，尽管可以提供很少或更多的输入数据流。基于输入数据流，dsp 902可以向d/a和光学块901提供多个输出，包括数模转换(dac)电路904-1至904-4，其将从dsp 902接收的数字信号转换成对应的模拟信号。d/a和光学块901还包括驱动电路(driver circuit)906-1到906-2，它们从dac 904-1到904-4接收模拟信号，并调整其电压或其他特性，以将驱动信号提供给调制器910-1至910-4中的对应的调制器。
32.d/a和光学块901还包括调制器910-1至910-4，例如，调制器中的每一个可以是马赫-曾德尔调制器(mzm)，其调制来自激光器908的光输出的相位和/或幅度。如图2a进一步所示，从激光器908输出的光(也包括在块901中)被分离，使得光的第一部分被提供给第一mzm对，包括mzm 910-1和910-2，光并且的第二部分被提供给第二mzm对，包括mzm 910-3和910-4。光的第一部分进一步分离为第三部分和第四部分，使得第三部分由mzm 910-1调制以提供调制光信号的x(或te)偏振分量的同相(i)分量，并且第四部分由mzm 910-2调制并馈送到移相器912-1以将这种光的相位移动90度，以便提供调制的光信号的x偏振分量的正交(q)分量。类似地，光的第二部分进一步分为第五部分和第六部分，使得第五部分由mzm 910-3调制以提供调制光信号的y(或tm)偏振分量的同相(i)分量，并且第六部分由mzm 910-4调制并馈送到移相器912-2以将这种光的相位移动90度以提供调制的光信号的y偏振分量的正交(q)分量。
33.mzm 910-1和910-2的光输出被组合以提供包括i分量和q分量的x偏振的光信号，并被馈送到方框901中提供的偏振光束组合器(pbc)914。此外，mzm 910-3和910-4的输出被组合以提供被馈送到进一步在方框901中提供的偏振旋转器(polarization rotator)913的光信号，偏振旋转器913旋转这种光信号的偏振以提供具有y(或tm)偏振的调制的光信
号。y偏振的调制的光信号也被提供给pbc 914，pbc 914组合x和y偏振的调制的光信号以将偏振复用(“双偏振(dual-pol)”)调制光信号提供到光纤916上，例如，光纤916可以被包括作为光通信路径111中的一段光纤。
34.在一个示例中，从d/a和光学块401输出的偏振复用的光信号包括副载波sc0-sc07(参见图2b)，使得每个副载波具有x和y偏振分量以及i和q分量。此外，每个副载波sc0到sc7可以关联于或对应于dsp输入d0到d7中的相应一个。每个光副载波可以是奈奎斯特副载波，它是一组光信号，每个都携带数据，其中(i)组内每个这样的光信号的频谱充分地不重叠，使得光信号在频域中保持彼此可区分，并且(ii)这组光信号是通过调制来自单个激光器的光而生成的。通常，每个副载波可以具有至少等于奈奎斯特频率的光谱带宽，如由这样的副载波的波特率所确定的。
35.图3更详细地显示了dsp 902。在一个示例中，dsp 902包括多个fec编码器1002-0到1002-7，每个fec编码器接收输入数据流d0到d7中的对应一个。fec编码器1002-0到1002-7中的每一个都可以基于本文公开的技术对接收到的数据流进行编码，以将编码数据提供给处理电路3004，处理电路3004又将输出提供给dac 904。每个光副载波sc0到sc7都承载指示来自fec编码器1002-0到l002-7的编码输出的数据。
36.接下来将参考图4-11描述与本公开的一个方面一致的fec编码。
37.考虑具有n、k和t参数的线性块码c(n，k，t)，，如图4所示，它说明了乘积码的一般结构。n是码字的长度，k是输入符号序列的长度，并且d是码的最小汉明距离。乘积码(pc)由两个线性分量块码cv(nv，kv，tv)和ch(nh，kh，th)组成，它们在垂直方向和水平方向二者上保护大小为kv×
kh的信息符号块。cv首先应用于信息块的每一列，以构建大小为nv×
kh的扩展符号块。然后将ch应用于新块的每一行，以构建大小为nv×
nh个符号的pc的最终码字。可以首先应用水平编码，然后应用垂直编码。结果不会有任何差异。在一个示例中，相同的分量码可以用于垂直方向和水平方向二者上。在一个示例中，所得乘积码(pc)的最小汉明距离等于两个分量码的汉明最小距离的乘积d
min
＝dv×dh
。
38.当应用行和列的迭代解码时，turbo乘积码(tpc)(或块turbo码(btc))是pc的简单扩展。tpc是相干光通信中已经使用的主要的码类别之一。
39.编织块码(braided block code)可能是通过连续块/码字的空间耦合的pc到卷积结构的第一扩展，同时保留了pc的主要特性。这可能会提高性能并将最小汉明距离增加到超越其他pc可达到的距离。此外，它们实现在两个分量码字之间设计不同的交织器(interleaver)。交织器增益有助于提高阈值性能并进一步缩紧与香农极限的间隙(gap)。
40.关于连续交织的bch(ci-bch)码，输出码字播放(play)的一半符号构成垂直码字，并且水平符号构成输出码字的剩余符号。接下来将参照图5描述ci-bch码。
41.假设0为当前时钟周期，-1代表早一个时钟周期，并且-2代表-1之前的时钟周期。对于时钟周期0中的码字，一半符号来自同一时钟周期，而另一半来自于：来自较早时钟周期的编码符号。因此，每个分量码字包括两部分。第一部分来自存储，由已经编码一次的符号组成(从时钟周期-1到-(l-1))，因此当前码字是它们的第二层保护。我们称这些为“第2层”符号。每个码字的第二部分包括新的信息符号和生成的奇偶校验位。我们将这部分称为“第1层”符号，因为它们在当前码字编码之前只受到一次保护。编码过程完成后，第1层符号作为时钟周期0中的编码符号存储在存储器中。它们将在以后的时钟周期中用作第2层符
号。错误！未到参考源。图6图示了ci-bch码族的码字的结构。
42.与本公开一致，第1层和第2层符号之间的交织被设计为最小化硬件实现的复杂性，例如特别是为了便于向外部存储器读取以及从外部存储器写入。
43.在此处公开的代码结构中，每个位由两个分量码字保护，并且在编码器中进行的编码基于广义卷积乘积(gcpc)码。分量码可以是任何线性块代码，例如来自bose-chaudhuri-hocquenghem(bch)码族的码。任何两个分量码字的交集至多为一位，以保证像tpc码那样的最小性能度量。每个分量码字包括两部分。第一部分来自已被编码符号的存储器，并且因此当前的码字是它们的第二层保护，“第2层”符号。每个码字的第二部分包括新的信息符号和生成的奇偶校验，“第1层”符号。在编码过程完成之后，然后可以将第1层符号存储在存储器中。在一个示例中，可以实施以下标准：
44.(1)两个码字的交集至多为一个符号。因此，码字第2层中的每个符号都应来自已存储在存储器中的不同码字。如果第1层符号按行存储在存储器中，则应以从每行读取最多一个符号的方式从存储器中读取第2层符号。例如，通过从存储器按列读取位，第2层的每个单独符号都来自不同的第1层符号序列。
45.(2)每个符号仅由两个不同的码字保护。因此，每个符号在一个码字中应该作为第1层符号只出现一次，并且其在另一个码字中应该作为第2层符号只出现一次，该另一个码字与第一码字没有共有的其他符号。
46.在另一示例中，可以最小化具有最小汉明权重的错误模式的多样性。
47.与本公开的另一方面一致，提供了一种架构，该架构简化了将数据馈送到编码器的存储结构或存储器并且最小化了对这种存储器的数据访问率。
48.考虑速率r和开销等于(l/r-1)的码，以及任意线性块分量码c(n，k，d)，其中d是码的最小汉明距离。如果每个码字的一半编码符号取自存储器(第2层符号)，则码率和开销百分比计算如下
[0049][0050]
如图7所示，提供了具有足以存储l
×
(n/2)个符号的大小的存储结构或存储器700。l是码的存储器长度，使得先前编码的码字的跨度涉及当前码字的编码。l＞n/2满足交织器设计要求。n是以符号表示的码字长度，并且n/2是用于存储码字的第1层符号的存储结构或存储器的宽度。存储器可以被描绘成p(行)
×
q(列)个象限或块b，每个象限或块具有大小w
×
w个符号，使得每个块的宽度和长度在该示例中是w个符号。因此，n/2＝q
×
w，且l＝p
×
w。
[0051]
存储器700的每一行可以包括w
×
n/2个符号并且与在一个时钟周期中处理的w个分量码字相关联。在每个时钟周期中，从输入序列或流(例如d0)接收编码w个分量码字所需的新数据符号，并与w
×
(n/2)个第2层符号配对。
[0052]
接下来将描述与本公开一致的第1层和第2层符号的选择。令c表示从0到w-1的数字的随机排列。c(i)，i＝0，...，w-1，是c的第i个条目。对于码字i，i＝0，...，w-1，可以执行以下步骤：
[0053]
步骤1：可以在0到p-2范围内随机选择q个不同的数字。这些数字将用作最终选定象限或块的行索引。
[0054]
步骤2：然后选择数字0，...，q-1的随机排列。这些数字将用作最终选定象限的列
索引。
[0055]
步骤3：将第一随机集合中的数字和第二随机集合中的数字随机配对，以提供q对随机数，表示p
×
q象限存储结构中q个随机象限或块b的笛卡尔坐标。
[0056]
步骤4：然后可以选择q个选定象限的长度为w个符号的列c(i)并将其连结以形成第2层符号。
[0057]
步骤5：第2层符号和来自输入序列的新符号被馈送到编码器电路以生成奇偶校验符号。新符号加上来自第1层符号的所生成的奇偶校验位作为行块p-1的第i行存储到存储器700(参见图7)中。
[0058]
尽管步骤1中的随机集数在0到p-2的范围内，但第2层符号可以从较小的集合中选择，以强制第1层和第2层符号之间的最小固定距离。这可以通过以下方式来完成：从存储器700的顶部x(x＜p-2)行(tr)块中选择第2层符号，同时第1层符号被放置在存储器700的底部行(br)块(p-l)中。在这种情况下，第1层和第2层符号之间将存在p-x行块间隙。
[0059]
在一个示例中，存储器700以环绕方式实现，并且使用读取指针和写入指针来跟踪第1层和第2层符号的位置。这样执行是为了避免每个时钟周期都将存储结构的所有符号在一个方向上移位，这会消耗更多的功率。
[0060]
以下示例说明了本公开的概念。
[0061]
示例1：假设q＝1，p＝2，l＝n，并且w＝n/2。作为第1层符号的每一行i，i＝l/2，...l-1，与存储器700上半部分的一列j＝0，...n-1配对。见图8。
[0062]
示例2：假设w＝31，n＝248，p＝9，并且q＝4，下表1示出了第2层符号的位置。表1的每一行对应于一个码字i-cw＝0，...，30。每个条目都包含三元对数字(a triple pair of numbers)。前两对是存储器700中31x31块b中的选定的一个块b的行和列索引。第三个条目是选定块b内的列索引。每个码字的编码完成后，第1层符号和相关联的奇偶校验或奇偶校验位或符号存储到存储器700中。下面的表2列出了每个码字的第1层符号的位置。表2的每一行对应于一个码字i_cw＝0，
…
，30。表2的每个条目还包括三元对数字。在这里，每个条目中的前两个数字指向所选象限的坐标。第三个指向所选象限内行的索引。在这个示例中，假设第2层符号是从存储器结构的4个连续行块中选择的。由于p＝9，因此有4个行块，它们构成了第1层和第2层符号之间的间隙。图9图示了与本公开一致的存储器700和第1层和第2层符号的随机布置的进一步示例。从0到30的码字对应于具有不同灰阴影的线。例如，第2层位被安排在随机分布的列中，其中一些列在图9中被标记为“cb”。如上所述，这些列包含在存储器700的各个块b中。另一方面，第1层位在行中提供，例如存储器700的行ir。这样的第1层位被馈送到编码器。此外，来自随机选择的块中随机选择的列的第2层位以及输入数据位被馈送到编码器，如下面更详细地讨论的。
[0063][0064]
接下来将参照图10描述与本公开一致的一个fec编码器1002的操作。应当理解，每个fec编码器1002可以具有与图10中所示的结构类似的结构。在图10所示的示例中，x2位是包含在数据流d0中的位，并作为新符号输入到编码器1022。此外，编码器1022从例如存储器700的行r1到r4之一接收第1层符号。第1层符号包括x个数据位和相关联的p个奇偶校验位，它们是在前一个时钟周期期间生成的。在此示例中，第1层符号存储在行r1到r4中的相应行中，使得整行位被读出作为一些读出位rb。换言之，第1层符号从存储器700按行输出。
[0065]
如图10进一步所示，第2层符号也被馈送到编码器1022。第2层符号包括随机选择的块b内的随机选择的位列c的位。在图10所示的示例中，随机选择的位列c1、c2和c3分别从
随机选择的位块b1、b2和b3中提供，作为数据位xr，并且从随机选择的块b4中的列c4中随机选择的位作为第2层符号的奇偶校验位输出。应当理解，来自存储器700的或多或少的列和块的或多或少的数据位和奇偶校验位可以作为第1层和第2层符号输出。
[0066]
基于第1层符号、第2层符号和新符号(x2位)，新奇偶校验位p2与新符号(x2位)一起从编码器输出。x2位和p2位共同构成提供给图3的处理电路3004的码字。
[0067]
如图10进一步所示，从编码器1022输出的连续生成的码字被馈送到写电路w，写电路w将码字作为写位(wb)提供给存储器700的一行。在一个示例中，初始码字可以在第一个时钟周期写入行r1，并且在下一个时钟周期，从编码器1022输出的下一个(或第二)码字被写入行r1并且初始码字在存储器700中被向上移位并存储在行r2中。从编码器l022输出的第三码字然后被写入行r1，第二码字被移位到行r2，并且初始码字被移位到行r3。因此，随着新的码字被添加到存储器700的行r1，先前存储的码字在存储器700中逐行向上移位。一旦位行或码字被移位到行r5和更高的行中，这样的码字可以包括位，如上所述，它们被随机选择为输出到编码器1022的第2层符号的一部分。这种选择可以由读取电路r中的随机数生成器rng电路执行，该随机数生成器rng电路在存储器700中提供随机生成的地址ra以用于访问第2层符号的位。可替代地，可以采用伪随机数生成器电路(pnrg)来选择构成第2层符号的位地址。第2层符号的位也可以构成从存储器700读出的一些位rb。在该示例中，由于第2层符号是从位列输出的，所以这些位被认为是按列输出的。
[0068]
虽然如果满足要求的条件，第2层符号的位可以从存储器700中的任何位置输出，但是在任意设计和其中考虑实现方面的设计之间实现复杂度和功耗存在大的差异。存储器700可以使用移位寄存器或随机门来实现。然而，在接收器中提供的解码器中针对需要多次迭代的码具体使用移位寄存器或随机门可能会增加成本。
[0069]
可替代地，存储器700可以实现为随机存取存储器(ram)。在这种情况下，如果第1层和第2层符号被安排，使得每次访问存储器700时，一组符号(不仅仅是一个)从存储器700读取或写入存储器700，则可以减少消耗的功率量。这是因为ram的功耗与对ram的访问速率直接相关。它也是读取/写入ram的符号宽度的函数，但访问速率是确定ram功耗的主要因素。
[0070]
在某些情况下，存储在二维ram 700中的符号是按行访问的。例如，对于大小为l
×
w个符号的ram 700(参见图7)，在行方向上一次(每次访问存储器)只能读取或写入几组(n)w个符号。因此，如果期望在列方向上的w个符号，则需要对ram进行w/n次单独访问以收集所有需要的符号。
[0071]
存储器700中的第2层符号通常不以与第1层符号相同的方向存储。如果第1层符号是行方向的，第2层符号是按列方向存储的。这在某些情况下可能会出现问题，因为可能需要w/n次单独调用或访问ram来收集第2层符号的每个部分。然而，根据本公开的另一方面，优选地将第1层符号的位按列写入ram 700。因此，当这些位被称为第2层符号时(在随后的行向上移位之后，如上所述)，在一次调用中从ram 700读取包括w个符号的每个部分。相应地，如图11所示，提供大小为w
×
(n
×
w)的转置缓冲电路1102以首先存储在当前时钟周期接收到的第1层符号，并且在每个时钟周期在行方向上写入到转置缓冲电路1102。一旦缓冲电路1102被填满，转置电路1103以按列的方式从缓冲电路1102中读取并且(转置的)数据或位从电路1103输出并写入到ram 700。
[0072]
评估前向纠错码性能的标准度量是净译码增益(ncg)。假设在加性高斯白噪声信道上进行二进制相移键控(bpsk)调制，ncg使用设计的码测量未译码传输和译码传输之间所需的eb/n0的差异。对于码率r和二进制对称信道上的期望输出ber p
out
并且交叉概率为p
in
，以db为单位的ncg定义为
[0073]
ncg＝db10((q-1
(pout))2)-db10((q-1
(p
in
))2)+db10(r)
[0074]
其中，db10(
·
)＝10log
10
(
·
)，且
[0075]
对于示例2中表示的特定码设计，w＝31，l＝279，n＝248。二进制bch码(255,239,5)扩展为(256,239,6)并缩短为(248,231,6)。fec率为0.8629，并且fec开销为15.89％。对于此fec，当使用1、2和3次软解码迭代时，在1e-15的输出ber处分别实现10.5、11和11.2db的ncg。在每种场景中，最后一个软解码器的输出都经过4次硬解码器迭代，以清除剩余的错误位。通过识别和去除停止集或停顿错误模式(stall error pattern)，可以提高错误底限性能。
[0076]
可以部署二进制块码的任何标准软解码技术。也可以部署两个纠错二进制bch码的基于标准查表的硬解码，并且可以使用扩展的奇偶校验位来降低误纠的概率。
[0077]
考虑到说明书，其他实施例对于本领域技术人员将是显而易见的。说明书和实施例旨在仅被视为示例性的，其中本发明的真实范围和精神由所附权利要求指示。
[0078]
以下是本文公开的发明构思的非限制性说明性实施例的多个列表：
[0079]
1.一种前向纠错编码器，包括：
[0080]
具有第一部分和第二部分的存储器，所述存储器的所述第一部分被描绘成包括多个块，所述多个块中的每一个包括多个列的第一位，并且所述存储器的所述第二部分包括多个行，所述多个行中的每一个包括第二位；以及
[0081]
编码器电路，其能够操作以基于所述第一位中的所选第一位、所述第二位中的所选第二位和提供给所述编码器电路的输入数据位来生成奇偶校验位，
[0082]
其中，所述第一位中的所选第一位存储在所述多个列中的随机选择的列中，所述多个列中的所述随机选择的列在所述多个块中的随机选择的块内。
[0083]
2.根据说明性实施例1的前向纠错编码器，还包括随机数生成器，所述随机数生成器提供与所述多个列中的所述随机选择的列和所述多个块中的所述随机选择的块相关联的地址。
[0084]
3.根据说明性实施例1的前向纠错编码器，还包括伪随机数生成器，所述伪随机数生成器提供与所述多个列中的所述随机选择的列和所述多个块中的所述随机选择的块相关联的地址。
[0085]
4.根据说明性实施例1-3中任一个的前向纠错编码器，其中，所述编码器基于广义卷积乘积码(gcpc)生成所述奇偶校验位。
[0086]
5.根据说明性实施例1-4中任一项所述的前向纠错编码器，还包括：
[0087]
缓冲器，其存储所述第二位并且将所述第二位提供给多个转置电路，所述多个转置电路将所述第二位提供给所述存储器。
[0088]
6.根据说明性实施例1-5中任一个的前向纠错编码器，其中，所述存储器包括随机存取存储器(ram)。
[0089]
7.根据说明性实施例1-6中任一个的前向纠错编码器，其中，所述输入数据位和奇偶校验位存储在所述存储器中。
[0090]
本公开包括所描述的方面和优选特征的组合，除非明显不允许或明确避免这样的组合。

技术特征：

1.一种前向纠错编码器，包括：具有第一部分和第二部分的存储器，所述存储器的所述第一部分被描绘成包括多个块，所述多个块中的每一个包括多个列的第一位，并且所述存储器的所述第二部分包括多个行，所述多个行中的每一个包括第二位；以及编码器电路，所述编码器电路能够操作以基于所述第一位中的所选第一位、所述第二位中的所选第二位和提供给所述编码器电路的输入数据位来生成奇偶校验位，其中，所述第一位中的所选第一位存储在所述多个列中的随机选择的列中，所述多个列中的所述随机选择的列在所述多个块中的随机选择的块内。2.根据权利要求1所述的前向纠错编码器，还包括随机数生成器，所述随机数生成器提供与所述多个列中的所述随机选择的列和所述多个块中的所述随机选择的块相关联的地址。3.根据权利要求1所述的前向纠错编码器，还包括伪随机数生成器，所述伪随机数生成器提供与所述多个列中的所述随机选择的列和所述多个块中的所述随机选择的块相关联的地址。4.根据权利要求1所述的前向纠错编码器，其中，所述编码器基于广义卷积乘积码(gcpc)生成所述奇偶校验位。5.根据权利要求1所述的前向纠错编码器，还包括：缓冲器，所述缓冲器存储所述第二位，并且将所述第二位提供给多个转置电路，所述多个转置电路将所述第二位提供给所述存储器。6.根据权利要求1所述的前向纠错编码器，其中，所述存储器包括随机存取存储器(ram)。7.根据权利要求1所述的前向纠错编码器，其中，所述输入数据位和所述奇偶校验位存储在所述存储器中。

技术总结

根据本公开的另一方面，先前编码的数据被存储在存储器中，并且编码器访问输入数据和先前编码的数据以生成新的编码数据或新的码字。每个码字都存储在存储器的一行中，并且对于每个新生成的码字，每个先前存储的码字都被移位到存储器的相邻行。在一个示例中，存储器被描绘为包括位的行和列的多个块。当生成新的码字时，从存储器的随机选择的块中读取存储器中随机选择的位列并提供给编码器。以这种方式减少了访问存储器的次数并且降低了功耗。了访问存储器的次数并且降低了功耗。了访问存储器的次数并且降低了功耗。