首页 > 专利查询

半导体装置和存储系统

半导体装置和存储系统
1.相关申请的交叉引用
2.本技术要求于2021年8月10日在韩国知识产权局提交的韩国专利申请no.10-2021-0105193的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用包含于此。
技术领域
3.本公开涉及半导体装置和存储系统。

背景技术：

4.存储装置可以响应于从外部控制器接收到的控制信号，提供写入和擦除数据或者读取所记录的数据的功能。存储装置可以从控制器接收数据并将接收到的数据存储在存储单元中，并且可以通过非归零(nrz，non-return-zero)信号和其他多电平信号来发送数据，以提高存储装置与控制器之间的数据传送速率。

技术实现要素：

5.示例实施例提供了半导体装置和存储系统，其中，通过使用在将从控制器接收到的多个多电平信号恢复为数据信号的过程中生成的信号调整提供给接收器的时钟信号的相位，可以准确地恢复由控制器以多电平信号发送的信息。
6.根据示例实施例，一种半导体装置包括多电平接收器，所述多电平接收器包括(1)信号确定器，所述信号确定器接收多个多电平信号并且输出所述多个多电平信号的相互比较的结果作为n位信号，其中，n是等于或大于2的自然数；以及(2)译码器，所述译码器将来自所述信号确定器的所述n位信号之中的有效信号恢复为m位数据信号，其中，m为小于n的自然数。时钟发生器接收参考时钟信号，使用所述参考时钟信号生成输入时钟信号，向所述信号确定器输入所述输入时钟信号，并且基于所述n位信号之中的未被恢复为所述m位数据信号的无效信号的发生概率确定所述输入时钟信号的相位。
7.根据示例实施例，一种半导体装置包括第一多电平接收器和第二多电平接收器，所述第一多电平接收器和所述第二多电平接收器接收多个多电平信号并且将所述多个多电平信号的采样结果信号之中的映射到数据信号的有效信号恢复为所述数据信号。时钟发生器接收参考时钟信号，使用所述参考时钟信号生成输入时钟信号和反相输入时钟信号，向所述第一多电平接收器输入所述输入时钟信号，向所述第二多电平接收器输入所述反相输入时钟信号，并且基于所述采样结果信号之中的未映射到数据信号的无效信号的发生概率来确定所述输入时钟信号的相位。
8.根据示例实施例，一种存储系统包括存储装置，所述存储装置包括多个存储单元。控制器通过多个数据引脚和时钟引脚连接到所述存储装置，并且控制所述存储装置。所述控制器将数据信号转换为多个多电平信号，通过所述多个数据引脚向所述存储装置提供所述多个多电平信号，并且通过所述时钟引脚向所述存储装置提供参考时钟信号。所述存储
装置接收所述多个多电平信号，与使用所述参考时钟信号生成的输入时钟信号同步，输出所述多个多电平信号的采样结果信号，并且基于所述采样结果信号之中的未映射到数据信号的无效信号的发生概率来确定所述输入时钟信号的相位。
附图说明
9.根据以下结合附图的详细描述，将更清楚地理解本公开的以上以及其他方面、特征和优点，在附图中：
10.图1是示意性地示出根据示例实施例的包括半导体装置的系统的图；
11.图2是示出根据示例实施例的半导体装置的示意图；
12.图3至图5是示出根据示例实施例的由半导体装置接收到的多电平信号的图；
13.图6是示出根据示例实施例的时钟发生器的视图；
14.图7至图12是示出根据示例实施例的半导体装置的操作的图；
15.图13是示出根据示例实施例确定的输入时钟信号的视图；
16.图14是示出根据示例实施例的存储系统的图；
17.图15是示意性地示出根据示例实施例的存储系统中包括的半导体装置的图；
18.图16是示意性地示出根据示例实施例的半导体装置的图；
19.图17是示出根据示例实施例的半导体装置的操作的图；
20.图18是示出根据示例实施例确定的输入时钟信号的视图；
21.图19是示意性地示出根据示例实施例的存储系统的图；和
22.图20是示意性地示出根据示例实施例的包括半导体装置的移动系统的图。
具体实施方式
23.在下文中，将参考附图描述示例实施例。
24.图1是示意性地示出根据示例实施例的包括半导体装置的系统的图。
25.参考图1，根据示例实施例的系统1可以包括用于交换数据的第一半导体装置10和第二半导体装置20。在系统1中，第一半导体装置10可以向第二半导体装置20发送数据。例如，第一半导体装置10可以向第二半导体装置20发送数据信号和时钟信号。
26.第一半导体装置10可以包括输出电路11、参考时钟发生器13和核(core)电路15。输出电路11向第二半导体装置20发送数据信号，参考时钟发生器13向第二半导体装置20发送时钟信号，并且核电路15可以控制第一半导体装置10的整体操作。
27.第二半导体装置20可以包括多电平接收器21、时钟发生器23和核电路25。多电平接收器21从第一半导体装置10接收数据信号，并且时钟发生器23使用从第一半导体装置10接收到的时钟信号向多电平接收器21提供时钟信号。核电路25可以控制第二半导体装置20的整体操作。
28.输出电路11可以将m位数据转换成多个多电平信号，并且通过包括多个引脚的数据通道dch发送多个多电平信号。多个多电平信号可以具有数目大于二的电平之中的不交叠的电平。
29.参考时钟发生器13可以生成参考时钟信号，并且通过时钟通道cch向第二半导体装置20发送参考时钟信号。参考时钟信号可以是在两个电平之间重复增大和降低的信号。
然而，根据示例实施例，参考时钟信号也可以被生成为类似于数据信号的多电平信号，并且被发送到第二半导体装置20。参考时钟信号可以具有的电平的数目以及数据信号可以具有的电平的数目可以彼此相同或不同。
30.多电平接收器21可以将从输出电路11接收到的多个多电平信号恢复为数据信号。例如，多电平接收器21可以包括n个比较器以及译码器，n个比较器将从输出电路11接收到的多个多电平信号的相互比较的结果输出为n位信号，译码器将n位信号恢复为m位信号。n可以是大于m的自然数。
31.多电平接收器21中包括的n个比较器中的每一个比较器可以比较通过数据通道dch接收到的多个多电平信号之中的任意两个信号的电平，并且可以将结果输出到译码器。每个比较器的操作定时可以根据从时钟发生器23发送到多电平接收器21的时钟信号来确定。例如，每个比较器可以在时钟信号的上升沿和下降沿将两个信号进行相互比较，并且将结果输出到译码器。如果时钟信号的相位没有得到适当的控制，则在比较器的输出和多电平接收器21恢复的数据中可能会出现错误。
32.根据示例实施例，时钟发生器23可以使用从多电平接收器21输出的n位信号来确定时钟信号的相位，在时钟信号中，比较器的输出中出现错误的概率可以显著降低。当比较器的输出中出现错误的概率显著降低时，可以提高多电平接收器21的性能。
33.图2是示出根据示例实施例的半导体装置的示意图。
34.参考图2，根据示例实施例的半导体装置100可以包括多电平接收器130和时钟发生器150。多电平接收器130可以接收多个多电平信号并且恢复数据信号，并且时钟发生器150可以向多电平接收器130提供时钟信号。
35.多电平接收器130可以接收多个多电平信号a-d。另一方面，半导体装置100还可以包括模拟前端(afe)，其用于放大从多个引脚接收到的多电平信号并且向多电平接收器130发送放大的多电平信号。
36.多电平接收器130可以包括信号确定器131和译码器133。信号确定器131可以通过将多个多电平信号a-d进行彼此比较来生成n位信号，并且译码器133可以将n位信号恢复为m位数据信号。
37.信号确定器131可以包括生成n位信号的n个比较器。n个比较器可以比较多电平信号a-d之中的两个不同信号的电平。例如，信号确定器131可以包括用于将4个多电平信号a-d进行相互比较的4c2＝6个比较器，并且六(6)个比较器可以通过将多电平信号a-d进行彼此比较来生成6位信号。译码器133可以输出与信号确定器131生成的6位信号对应的4位数据信号(x-w)。多电平接收器130可以根据多个多电平信号a-d的相互比较的结果来恢复数据，因此，不需要从外部接收用于确定多电平信号a-d的大小的单独的参考电压。
38.时钟发生器150可以接收参考时钟信号ck_ref。时钟发生器150可以通过使用参考时钟信号ck_ref来生成输入时钟信号ck_in。输入时钟信号ck_in可以输入到信号确定器131。信号确定器131中包括的n个比较器中的每一个比较器可以与输入时钟信号ck_in同步以生成输出。
39.时钟发生器150可以控制提供给n个比较器的输入时钟信号ck_in的相位，使得多电平接收器130可以使用n位信号准确地恢复数据。多电平接收器130可以向时钟发生器150提供信息，使得时钟发生器150可以确定输入时钟信号ck_in的相位。
40.如果除了为恢复数据而生成的n位信号之外，多电平接收器130还需要生成用于确定输入时钟信号ck_in的相位的额外信息，则半导体装置100的功耗会增加。例如，如果多电平接收器130执行过采样以检测时钟信号的边沿或者使用单独的参考电压生成信息，则在多电平接收器130中会消耗额外的功率。
41.根据本公开的示例实施例，时钟发生器150使用从信号确定器131输出的n位信号，根据时钟信号的相位来确定错误率，并且可以将错误率是最小化的时钟相位确定为输入时钟信号ck_in的相位。时钟发生器150还可以在不执行过采样或不使用单独的参考电压的情况下，使用为了恢复数据而生成的信息来确定输入时钟信号ck_in的相位。因此，可以提高多电平接收器130的性能并且可以抑制半导体装置100的功耗。
42.图3至图5是示出根据示例实施例的由半导体装置接收到的多电平信号的图。
43.首先参考图3，半导体装置可以接收四个具有四个电平lv1-lv4的多电平信号a-d。例如，可以基于4位4线4电平(4bit-4wire-4level)信令方法生成四个电平。根据4位4线4电平信令方法，可以生成四个具有四个电平lv1-lv4之中的不交叠电平(non-overlapping level)的多电平信号a-d，从而可以在一个数据传输周期(pr)中发送4位信号。
44.半导体装置可以包括接收多个多电平信号a-d并恢复数据的多电平接收器，并且多电平接收器可以包括多个比较器。
45.参考图4，当多电平接收器接收基于4位4线4电平信令方法生成的信号时，多电平接收器可以包括六个比较器cmp1-cmp6。比较器cmp1-cmp6可以与输入时钟信号ck_in同步，并且可以输出比较四个多电平信号a-d之中的两个不同信号的电平的结果。
46.例如，第一比较器cmpl可以通过在输入时钟信号ck_in的上升沿和下降沿处比较多电平信号a和b来输出结果信号(a-b)。当多电平信号a大于多电平信号b时，第一比较器cmp1可以输出逻辑“1”，并且当多电平信号a小于多电平信号b时，第一比较器cmp1可以输出逻辑“0”。类似地，第二比较器cmp2可以通过比较多电平信号b和c来输出结果信号(b-c)，第三比较器cmp3可以通过比较多电平信号c和d来输出结果信号(c-d)，第四比较器cmp4可以通过比较多电平信号a和d来输出结果信号(a-d)，第五比较器cmp5可以通过比较多电平信号a和c来输出结果信号(a-c)，第六比较器cmp6可以通过比较多电平信号b和d来输出结果信号(b-d)。
47.多电平接收器可以包括译码器，该译码器基于多电平信号的相互比较的结果来恢复数据信号。
48.在图5的示例中，译码器可以通过基于多电平信号a-d的相互比较的结果生成四个数据信号x-w来恢复4位信号。如参考图3所描述的，四个多电平信号a至d可以在一个数据传输周期pr中具有四个电平之中的不交叠的电平。四个多电平信号a-d可以具有不交叠电平的情况的数目为4！＝24种。
49.如果四个多电平信号a-d可以具有24种情况，则作为多电平信号a-d的相互比较的结果而生成的6位信号也可以具有24种情况。在24种相互比较结果信号之中，16个预定信号可以映射到4位数据信号。图5示出了24个信号之中的16个信号与4个数据信号(x-w)之间的映射关系。例如，当从信号确定器接收到6位信号“111111”时，译码器可以将信号恢复为4位数据信号(x-w)“1111”。作为另一示例，当从信号确定器接收到6位信号“100111”时，译码器可以将信号恢复为4位数据信号(x-w)“1001”。
50.在输入时钟信号ck_in的边沿位于多电平信号a-d的转变时段中的情况下，可以在转变时段中发生采样。当在转变时段中发生采样时，在从比较器输出的信号中出现错误的概率可能增加。例如，在来自比较器的6位信号之中，未映射到4位数据信号的信号的出现概率可能增加。在下文中，在可以从比较器生成的信号之中，映射到数据信号的信号可以被称为有效信号，而未映射到数据信号的信号可以被称为无效信号。
51.根据本公开的示例实施例，时钟发生器可以确定输入时钟信号ck_in的相位，从而可以显著降低从多电平接收器生成无效信号的概率。详细地，时钟发生器通过确定多电平接收器的输出是否为不对应于被确定为多电平接收器的输出的2m个信号的无效信号，确定随输入时钟信号ck_in的相位而定的无效信号生成概率，并且可以将无效信号生成概率是最小化的相位确定为输入时钟信号ck_in的相位。
52.图6是示出根据示例实施例的时钟发生器150的视图。图6中所示的时钟发生器150可以对应于参考图2描述的时钟发生器150。
53.时钟发生器150可以包括时钟接收器151、移相器153、模式检测器155、错误计数器157和时钟控制器159。时钟接收器151可以从外部源接收参考时钟信号ck_ref。移相器153可以通过使用接收到的参考时钟信号ck_ref来生成相移的输入时钟信号ck_in，并且可以将生成的输入时钟信号ck_in输出到外部。时钟控制器159可以确定输入时钟信号ck_in的相位并且可以控制移相器153生成相移的输入时钟信号ck_in。
54.时钟控制器159可以确定输入时钟信号ck_in的相位，通过该相位可以最小化从多电平接收器生成的输出之中的无效信号的比率。模式检测器155可以确定从多电平接收器生成的输出是有效信号还是无效信号。错误计数器157可以将从多电平接收器生成的输出被确定为无效信号的次数计数为错误数。
55.时钟控制器159可以控制移相器153顺序地输出具有各种相位的测试时钟信号作为输入时钟信号ck_in。时钟控制器159可以基于来自错误计数器157的错误数，确定随测试时钟信号的相位而定的无效信号生成概率，并且可以将无效信号生成概率可以是最小化的相位确定为输入时钟信号ck_in的相位。
56.图7至图12是示出根据示例实施例的半导体装置的操作的图。
57.参考图7，根据示例实施例的半导体装置可以包括多电平接收器130和时钟发生器150。多电平接收器130和时钟发生器150可以对应于参考图2描述的多电平接收器130和时钟发生器150。
58.根据示例实施例的半导体装置的操作可以通过从外部装置接收参考时钟信号ck_ref(在操作s71中)来开始。例如，时钟发生器150可以从彼此连接通信的另一半导体装置接收参考时钟信号ck_ref。
59.在操作s73中，时钟发生器150可以使用参考时钟信号ck_ref顺序地生成具有各种相位的测试时钟信号。详细地，时钟发生器150可以持续预定时段顺序地生成各个测试时钟信号。
60.在操作s75中，时钟发生器150可以向多电平接收器130提供顺序地生成的测试时钟信号，作为输入时钟信号ck_in。
61.在操作s77中，多电平接收器130可以从外部装置接收多个多电平信号。例如，多个多电平信号可以是通过转换测试数据序列(例如，伪随机二进制序列(prbs))而生成的信
号。
62.在操作s79中，多电平接收器130可以与输入时钟信号ck_in同步以将多个多电平信号进行彼此比较，并且可以生成n位信号作为多个多电平信号的相互比较的结果。多电平接收器130可以将生成的n位信号恢复为m位数据信号。
63.在操作s81中，多电平接收器130可以向时钟发生器150发送n位信号。
64.在操作s83中，时钟发生器150可以确定n位信号是否为无效信号。时钟发生器150可以包括模式检测器155，其在n位信号为未映射到m位数据信号的无效信号时输出错误信号。
65.图8示出了模式检测器155的示例。
66.模式检测器155可以实现为包括多个逻辑门的逻辑电路。参考图8，与四个多电平信号的相互比较结果对应的6位信号(a-b)、(b-c)、(c-d)、(a-d)、(a-c)和(b-d)可以输入到模式检测器155。模式检测器155可以根据6位信号的逻辑运算结果输出输出信号out。
67.例如，当输入的6位信号为映射到4位数据信号的有效信号时，模式检测器155可以输出逻辑“0”作为输出信号out，而当输入的6位信号为未映射到4位数据信号的无效信号时，模式检测器155可以输出逻辑“1”作为输出信号out。在参考图6描述的错误计数器157中，可以对作为输出信号out出现逻辑“1”的次数进行计数。在图5中示出了有效信号的示例。另一方面，图8所示的模式检测器155的逻辑电路仅是示例，并且逻辑电路的配置可以依据6位信号之中的哪16个信号被用作有效信号而改变。
68.返回参考图7，在操作s85中，时钟发生器150可以基于随测试时钟信号的相位而定的无效信号的生成概率，来确定输入时钟信号ck_in的相位。例如，时钟发生器150可以通过对具有各种相位的各个测试时钟信号的无效信号的生成次数进行计数，来确定随测试时钟信号的相位而定的无效信号的生成概率。时钟发生器150可以使用具有生成无效信号的最低概率的两个或更多个时钟相位，来确定输入时钟信号ck_in的相位。
69.根据本公开的示例实施例，时钟发生器150生成具有各种相位的测试时钟信号，并且可以基于随测试时钟信号的相位而定的无效信号的生成概率，来确定输入时钟信号ck_in的相位。时钟发生器150可以通过向多电平接收器130提供多电平接收器130的错误出现概率可以是最小化的输入时钟信号ck_in，来提高多电平接收器130的性能。
70.另一方面，根据示例实施例，时钟发生器150执行用于粗略调整输入时钟信号ck_in的相位的粗略确定操作以及用于精细调整输入时钟信号ck_in的精细确定操作，从而确定输入时钟信号ck_in的相位。在下文中，将参考图9至图12更详细地描述示例实施例。
71.图9至图10是示出根据示例实施例的粗略确定操作的图。
72.参考图9，粗略确定操作可以从初始化测试时钟信号的相位来开始(操作s91)。例如，时钟发生器150可以将测试时钟信号的相位初始化为与参考时钟信号ck_ref的相位相同。
73.在操作s93中，时钟发生器150可以持续预定时段生成测试时钟信号。例如，时钟发生器150可以在多个数据传输周期期间生成测试时钟信号，以获得与测试时钟信号同步生成的多个n位信号。
74.在操作s95中，时钟发生器150可以对在预定时段期间与测试时钟信号同步生成的n位信号之中的无效信号的数目进行计数。例如，当测试时钟信号的相位位于转变时段时，
在预定时段内无效信号的出现次数可以大于测试时钟信号的相位不位于转变时段中的情况。
75.在操作s97中，时钟发生器150可以确定是否针对预定数目的测试时钟信号完成了测试。例如，时钟发生器150可以在以预定间隔改变测试时钟信号的相位的同时对包括在一个数据传输周期中的各种相位执行测试。
76.在没有针对预定数目的测试时钟信号完成测试的情况下(操作s97中的“否”)，在操作s99中，时钟发生器150可以以粗略间隔(例如，45
°
)改变测试时钟信号的相位。然后，时钟发生器150可以针对具有改变的相位的测试时钟信号重复操作s93至s97。
77.在针对预定数目的测试时钟信号完成了测试的情况下(操作s97中的“是”)，操作s101中，时钟发生器150可以基于测试时钟信号的无效信号计数来确定输入时钟信号ck_in的粗略相位。例如，当具有最低无效信号计数的测试时钟信号的相位的中间值被确定为粗略相位时，可以避免输入时钟信号ck_in的边沿的位置在转变时段中。
78.参考图10，根据示例实施例，由半导体装置接收的多个多电平信号可以具有彼此不交叠的四个电平lv1-lv4。可以基于多引脚多电平信令方法(例如，4位4线4电平信令方法)生成多个多电平信号。半导体装置可以通过基于4位4线4电平信令方法生成的多个多电平信号，在一个数据传输周期pr期间接收4位数据。
79.可以在输入时钟信号ck_in的上升沿和下降沿处对多个多电平信号进行采样。图10的眼图中示出了参考时钟信号ck_ref的边沿的位置。参考时钟信号ck_ref的边沿的生成周期可以与数据传输周期pr相同。
80.在粗略确定操作期间，可以在一个数据传输周期pr内对具有各种相位的测试时钟信号执行测试。在图10的示例中，数据传输周期pr可以被划分为八个相等的时间间隔。每个时间间隔可以被称为粗略间隔(δc)。可以生成参考时钟信号ck_ref的相位以粗略间隔δc偏移的多个测试时钟信号ck_test0至ck_test7。图10示出了根据测试时钟信号的相位的上升沿的位置。
81.在图10的示例中，第二测试时钟信号ck_test2的上升沿和第三测试时钟信号ck_test3的上升沿可以位于转变时段tp中。在测试时钟信号的上升沿位于转变时段tp中的情况下，在测试时钟信号的上升沿处采样的n位信号会出现错误，并且在预定时段期间会出现较大数目的无效信号。另一方面，当测试时钟信号的上升沿不位于转变时段tp中时，在预定时段期间会生成相对少量的无效信号。
82.时钟发生器150可以将在预定时段中无效信号出现次数最小的两个测试时钟信号的相位的中间值确定为粗略相位。例如，当第六测试时钟信号ck_test6和第七测试时钟信号ck_test7被输入到多电平接收器130时，可以确定无效信号的生成概率最低。时钟发生器150可以将第六测试时钟信号ck_test6和第七测试时钟信号ck_test7的相位的中间值确定为粗略相位。
83.另一方面，在未从三个或更多个测试时钟信号生成无效信号的情况下，三个或更多个测试时钟信号可以具有最低的无效信号生成概率。根据本公开的示例实施例，时钟发生器150可以将三个或更多个测试时钟信号的相位之中的最高相位与最低相位之间的中间值确定为粗略相位。
84.在确定粗略相位之后，时钟发生器150可以针对相对于参考时钟信号ck_ref延迟
了粗略相位的时钟信号，对相位被提前或延迟预定间隔的多个测试时钟信号执行测试，并且可以根据测试执行结果执行用于确定精细相位的精细确定操作。
85.图11至图12是示出根据示例实施例的精细确定操作的图。
86.根据示例实施例，时钟发生器150可以执行以精细间隔将测试时钟信号的相位右移以确定精细相位并对无效信号生成概率进行计数的第一测试以及在以精细间隔将测试时钟信号的相位左移的同时对无效信号生成概率进行计数的第二测试。
87.参考图11，精细确定操作可以通过初始化测试时钟信号的相位(在操作s111中)来开始。例如，时钟发生器150可以将测试时钟信号的相位初始化为相对于参考时钟信号延迟了粗略相位的相位。
88.在操作s113中，时钟发生器150可以持续预定时段生成测试时钟信号。例如，时钟发生器150可以在多个数据传输周期期间生成测试时钟信号以确定每个测试时钟信号的无效信号生成概率。
89.在操作s115中，时钟发生器150可以对持续预定时段与测试时钟信号同步生成的n位信号之中的无效信号的数目进行计数。
90.在操作s117中，时钟发生器150可以确定是否完成了针对预定数目的测试时钟信号的第一测试。例如，可以预先确定时钟发生器150在以精细间隔改变测试时钟信号的相位的同时对总共五个时钟信号执行测试。精细间隔是用于将粗略间隔进一步精细划分的间隔，并且精细间隔的大小可以被预先确定。
91.在没有完成第一测试的情况下(操作s117中的“否”)，在操作s119中，时钟发生器150可以将测试时钟信号的相位右移精细间隔。然后，时钟发生器150可以针对具有改变的相位的测试时钟信号重复操作s113至s117。
92.当完成了第一测试时(操作s117中的“是”)，在操作s121中，时钟发生器150可以初始化测试时钟信号的相位以执行第二测试。例如，时钟发生器150可以将测试时钟信号的相位确定为相对于粗略相位左移精细间隔的相位。
93.在操作s123中，时钟发生器150可以持续预定时段生成测试时钟信号。
94.在操作s125中，时钟发生器150可以对持续预定时段与测试时钟信号同步生成的n位信号之中的无效信号的数目进行计数。
95.在操作s127中，时钟发生器150可以确定是否完成了针对预定数目的测试时钟信号的第二测试。例如，可以预先确定时钟发生器150在以精细间隔改变测试时钟信号的相位的同时对总共四个时钟信号执行测试。
96.在没有完成第二测试的情况下(操作s127中的“否”)，在操作s129中，时钟发生器150可以将测试时钟信号的相位左移精细间隔。然后，时钟发生器150可以针对具有改变的相位的测试时钟信号重复操作s123至s127。
97.当完成了第二测试时(操作s127中的“是”)，在操作s131中，时钟发生器150可以将具有最低无效信号计数的两个测试时钟信号的相位的中间值确定为精细相位。
98.参考图12，由根据示例实施例的半导体装置接收的多个多电平信号可以具有彼此不交叠的四个电平lv1-lv4。图12示出了针对粗略相位的数据传输周期(pr)的一部分。
99.时钟发生器150可以在精细确定操作期间对具有以粗略相位为中心的各种相位的测试时钟信号ck_test执行测试。在测试时钟信号ck_test的相位是粗略相位的情况下，测
试时钟信号ck_test的边沿的位置被示出为“0”。在测试时钟信号ck_test相对于粗略相位右移精细间隔δf的情况下，测试时钟信号ck_test的边沿的位置分别由“1”、“2”、“3”和“4”指示，并且在左移的情况下，测试时钟信号ck_test的边沿的位置分别由
“‑
1”、
“‑
2”、
“‑
3”和
“‑
4”指示。
100.时钟发生器150可以将在预定时段内无效信号的出现次数最小的两个测试时钟信号ck_test的相位的中间值确定为精细相位。图12示出了针对每个测试时钟信号ck_test的无效信号inv_cnt的生成次数。图12示出了如下情况：在测试时钟信号ck_test的上升沿的位置是
“‑
4”、
“‑
3”和
“‑
2”时生成了一次无效信号，而在其他情况下没有生成无效信号。根据示例实施例，时钟发生器150可以将具有最低无效信号生成概率的相位之中的最高相位与最低相位之间的中间值确定为精细相位。在图12的示例中，位置
“‑
1”和“4”的中间相位可以被确定为精细相位。时钟发生器150可以将相位相对于参考时钟信号ck_ref改变了精细相位的信号确定为输入时钟信号ck_in。
101.图13是示出根据示例实施例确定的输入时钟信号的视图。
102.参考图13，由根据示例实施例的半导体装置接收的多个多电平信号可以具有彼此不交叠的四个电平lv1-lv4。
103.时钟发生器150可以向多电平接收器130发送通过以精细相位改变参考时钟信号ck_ref的相位而获得的输入时钟信号ck_in。图13示出了输入时钟信号ck_in的下降沿和上升沿。根据示例实施例，时钟发生器150顺序地生成具有各种相位的测试时钟信号，确定随测试时钟信号的相位而定的无效信号的生成概率，并且可以将无效信号的生成概率可以是最小化的相位确定为输入时钟信号ck_in的相位。因此，不管初始参考时钟信号ck_ref的相位如何，都可以确定输入时钟信号ck_in的相位，使得输入时钟信号ck_in的边沿避开转变时段tp。此外，多电平接收器130与输入时钟信号ck_in同步以生成n位信号，并且可以准确地生成n位信号。
104.另一方面，输入时钟信号ck_in的边沿可以不位于数据的眼图的中心。例如，输入时钟信号ck_in的边沿可以位于从眼图的中心稍微领先的位置。在输入时钟信号ck_in的值从逻辑“0”改变为“1”之后，可以出现轻微延迟，直到信号被比较器采样。根据示例实施例，时钟发生器150可以将具有生成n位信号之中的无效信号的最低概率的相位确定为输入时钟信号ck_in的相位。因此，根据示例实施例确定的输入时钟信号ck_in可以不位于眼图的中心，但是与输入时钟信号ck_in同步操作的多电平接收器130可以位于眼图的中心，并且可以对多电平信号进行采样。
105.图14是示出根据示例实施例的存储系统的图。
106.参考图14，根据示例实施例的存储系统200可以包括交换数据的控制器210和存储装置220。
107.控制器210可以向存储装置220发送存储装置220的操作所需的时钟信号和命令/地址信号以及要存储在存储装置220中的数据信号。存储装置220可以响应于控制器210的控制写入/删除或读取数据，并且可以以数据信号的形式向控制器210发送读取的数据。
108.控制器210可以包括：发送和接收数据信号的数据输入/输出电路211、向存储装置220发送命令/地址信号的命令/地址信号生成电路215、向存储装置220发送时钟信号的参考时钟发生器213、以及控制控制器210的整体操作的核电路217。
109.存储装置220可以包括：输入和输出数据信号的数据收发器221、接收命令/地址信号的命令/地址信号接收器225、从外部源接收时钟信号并生成用于内部操作的时钟信号的时钟发生器223、以及存储电路227。存储电路227可以包括具有存储单元的存储体。
110.在控制器210与存储装置220之间传输的信号中的至少一个信号可以是多电平信号。例如，控制器210与存储装置220之间的数据信号可以被转换为多个多电平信号并且通过多个引脚被传输。
111.数据收发器221可以通过恢复从控制器210接收到的数据信号来生成数据。由数据收发器221恢复的数据可以存储在存储电路227中。例如，数据收发器221可以与由时钟发生器223提供的时钟信号同步，以将控制器210发送的数据信号恢复为数据。因此，如果由时钟接收器提供的时钟信号的相位未被准确确定，则在恢复数据的过程中可能出现错误。
112.当数据信号作为多个多电平信号被发送时，数据收发器221可以根据多个多电平信号的相互比较的结果来恢复数据信号。例如，数据收发器221可以将多个多电平信号的相互比较的结果生成为n位信号，并且当n位信号是映射到m位信号的有效信号时，可以将n位信号恢复为对应的m位数据信号。
113.根据示例实施例，时钟发生器223可以使用具有各种相位的测试时钟信号，确定随时钟信号的相位而定的无效信号的生成概率，并且可以通过将具有生成n位信号之中的无效信号的低概率的相位确定为输入时钟信号ck_in的相位来防止数据收发器221中的错误。
114.图15是示意性地示出根据示例实施例的存储系统中包括的半导体装置的图。
115.参考图15，根据示例实施例的半导体装置可以是存储装置300。存储装置300可以包括：具有存储单元的存储体301、行译码器303、列译码器305、以及输入/输出电路307。行译码器303和列译码器305可以选择存储体301中包括的存储单元中的至少一个存储单元，并且输入/输出电路307可以将数据写入所选择的存储单元，或者可以读取存储在所选择的存储单元中的数据。
116.此外，存储装置300还可以包括连接到多个引脚p1-p6的多个电路。例如，接收器309和发送器311可以连接到数据引脚p1-p4，接收器309可以从外部控制器接收数据信号，并且发送器311可以向外部控制器发送数据信号。时钟发生器313可以连接到时钟引脚p6。时钟发生器313可以使用从外部控制器接收到的参考时钟来生成存储装置300的操作所需的时钟信号。命令/地址信号接收器315可以连接到命令/地址引脚p5。
117.由多个引脚p1-p6从外部控制器接收到的信号中的至少一个信号可以是多电平信号。例如，通过数据引脚p1-p4发送和接收的数据信号可以是多电平信号。接收器309可以与由时钟发生器313提供的时钟信号同步，并且可以将接收到的数据恢复为多个多电平信号。例如，接收器309可以通过针对时钟信号的每个上升沿和下降沿比较多个多电平信号来恢复数据。
118.图16是示意性地示出根据示例实施例的半导体装置的图。
119.根据示例实施例的半导体装置400可以包括第一多电平接收器430、第二多电平接收器450和时钟发生器470。
120.第一多电平接收器430可以包括：接收多个多电平信号a-d并且将接收到的多个多电平信号a-d的电平进行彼此比较以生成n位信号的信号确定器431、以及将n位信号恢复为m位数据信号的译码器433。与第一多电平接收器430类似，第二多电平接收器450也可以包
括：接收多个多电平信号a-d并且将接收到的多个多电平信号a-d的电平进行比较以生成n位信号的信号确定器、以及将n位信号恢复为m位数据信号的译码器。
121.时钟发生器470可以接收参考时钟信号ck_ref。时钟发生器470可以通过使用参考时钟信号ck_ref来生成输入时钟信号ck_in。根据示例实施例，输入时钟信号ck_in可以是频率为多电平信号a-d的频率的一半的半速率时钟信号。时钟发生器470可以向第一多电平接收器430发送输入时钟信号ck_in0，并且可以向第二多电平接收器450发送通过将输入时钟信号相移180度而获得的反相输入时钟信号ck_in180。第一多电平接收器430可以与输入时钟信号ck_in0同步以生成n位信号，并且第二多电平接收器450可以与反相输入时钟信号ck_in180同步以生成n位信号。
122.图17是示出根据示例实施例的半导体装置的操作的图。
123.参考图17，根据示例实施例，由半导体装置接收到的多个多电平信号可以具有彼此不交叠的四个电平lv1-lv4。可以基于多引脚多电平信令方法(例如，4位4线4电平信令方法)生成多个多电平信号。半导体装置可以通过基于4位4线4电平信令方法生成的多个多电平信号，在一个数据传输周期pr期间接收4位数据。
124.可以在输入时钟信号ck_in0和反相输入时钟信号ck_in180的上升沿和下降沿处对多个多电平信号进行采样。在图17中，示出了参考时钟信号ck_ref0的边沿的位置和反相参考时钟信号ck_ref180的边沿的位置。参考时钟信号ck_ref0的边沿与反相参考时钟信号ck_ref180的边沿之间的间隔可以与数据传输周期pr相同。
125.根据示例实施例，时钟发生器470可以顺序地生成具有各种相位的测试时钟信号，向第一多电平接收器430提供测试时钟信号，并且向第二多电平接收器450提供通过将测试时钟信号相移180度而获得的反相测试时钟信号。第一多电平接收器430、第二多电平接收器450和时钟发生器470可以对应于参考图16描述的那些。
126.可以在一个数据传输周期pr内对具有各种相位的测试时钟信号执行测试。例如，数据传输周期pr可以被划分为八个粗略间隔δc。可以生成参考时钟信号ck_ref的相位以粗略间隔δc偏移的多个测试时钟信号。
127.时钟发生器470可以获得与反相测试时钟信号同步生成的n位信号以及与测试时钟信号同步生成的n位信号，并且可以对n位信号之中的无效信号的数目进行计数。时钟发生器470可以基于针对具有各种相位的测试时钟信号对无效信号的计数结果，将生成无效信号的概率可以是最小化的相位确定为输入时钟信号ck_in0的相位。
128.图18是示出根据示例实施例确定的输入时钟信号的视图。
129.参考图18，根据示例实施例，由半导体装置接收到的多个多电平信号可以具有彼此不交叠的四个电平lv1-lv4。
130.时钟发生器470向第一多电平接收器430提供根据示例实施例确定的输入时钟信号ck_in0，并且可以向第二多电平接收器450提供通过将输入时钟信号ck_in0的相位偏移180度而获得的反相输入时钟信号ck_in180。图18示出了输入时钟信号ck_in0的边沿和反相输入时钟信号ck_in180的边沿。根据示例实施例，生成无效信号的概率可以是最小化的相位可以被确定为输入时钟信号ck_in0的相位。因此，输入时钟信号ck_in0的边沿和反相输入时钟信号ck_in180的边沿可以避开转变时段tp，并且第一多电平接收器430和第二多电平接收器450可以准确地生成n位信号。
131.图19是示意性地示出根据示例实施例的存储系统的图。
132.根据图19所示的示例实施例的存储系统1000可以是固态硬盘(ssd)。存储系统1000可以具有根据m.2标准的形状因子，并且可以根据快速外围组件互连(pcie)协议与外部中央处理单元、片上系统、应用处理器等通信。
133.存储系统1000可以包括系统板1001、形成在系统板1001上的连接器引脚1002和组件元件1003、安装在系统板1001上的控制器1010、nand存储器1020、dram 1030、pmic 1040等。连接器引脚1002可以与安装有存储系统1000的服务器设备和/或计算机设备的引脚接触。组件元件1003可以包括存储系统1000的操作所需的无源元件，诸如，电阻器和电容器。
134.控制器1010可以根据来自计算机设备和/或服务器设备的控制命令来控制存储系统1000。控制器1010可以将通过连接器引脚1002接收到的数据存储在nand存储器1020和/或dram 1030中，或者读取nand存储器1020和/或dram 1030中存储的数据，并且可以将数据输出到计算机设备和/或服务器设备。pmic 1040可以将通过连接器引脚1002接收到的电力分配给控制器1010、nand存储器1020和dram 1030。
135.控制器1010可以通过形成在系统板1001上的布线连接到nand存储器1020和dram 1030。例如，控制器1010可以使用脉冲幅度调制方法生成数据信号，并且可以向nand存储器1020和/或dram 1030发送数据信号。接收到脉冲幅度调制的数据信号等的nand存储器1020和/或dram 1030的多电平接收器可以与从控制器1010接收到的时钟信号同步操作。如以上参考图1至图18描述的，nand存储器1020和/或dram 1030可以包括时钟发生器，其基于随测试时钟信号的相位而定的无效信号的生成概率来调整输入到多电平接收器的输入时钟信号的相位。
136.图20是示意性地示出根据示例实施例的包括半导体装置的移动系统的图。
137.参考图20，移动系统2000可以包括相机2100、显示器2200、音频处理单元2300、调制解调器2400、dram 2500a和2500b、闪存装置2600a和2600b、输入/输出装置2700a和2700b、以及应用处理器(在下文中，“ap”)2800。
138.移动系统2000可以实现为膝上型计算机、便携式终端、智能电话、平板pc、可穿戴设备、医疗保健设备或物联网(iot)设备。此外，移动系统2000可以实现为服务器或个人计算机。
139.相机2100可以根据用户的控制来捕获静止图像或运动图像。移动系统2000可以使用由相机2100捕获的静止图像/视频来获取特定信息，或者将静止图像/视频转换为诸如文本的其他类型的数据并且存储数据。或者，移动系统2000可以识别由相机2100捕获的静止图像/视频中包括的字符串，并且提供与字符串对应的文本或音频翻译。这样，移动系统2000中的相机2100的应用领域趋于多元化。在示例实施例中，相机2100可以根据基于mipi标准的d-phy或c-phy接口将诸如静止图像/视频的数据发送到ap 2800。
140.显示器2200可以以各种形式实现，诸如，液晶显示器(lcd)、有机发光二极管(oled)显示器、有源矩阵有机发光二极管(am-oled)、等离子体显示面板(pdp)、场发射显示器(fed)、电子纸等。在示例实施例中，显示器2200还可以通过提供触摸屏功能用作移动系统2000的输入装置。此外，显示器2200可以与指纹传感器等一体地设置，以提供移动系统2000的安全功能。在示例实施例中，ap 2800可以根据基于mipi标准的d-phy或c-phy接口，将要在显示器2200上显示的图像数据发送到显示器2200。
141.音频处理单元2300可以处理闪存装置2600a和2600b中存储的音频数据、或者通过调制解调器2400或输入/输出装置2700a和2700b从外部接收的内容中包括的音频数据。例如，音频处理单元2300可以对音频数据执行各种处理，诸如，编码/解码、放大和噪声过滤。
142.调制解调器2400可以调制和发送信号以发送/接收有线/无线数据，并且可以解调从外部源接收到的信号以恢复原始信号。输入/输出装置2700a和2700b是提供数字输入/输出的装置，并且可以包括：可以连接到外部记录介质的端口、诸如触摸屏或机械按钮的输入装置、能够以触觉方式等输出振动的输出装置等。在一些示例中，输入/输出装置2700a和2700b可以通过诸如usb、闪电数据线(lightning cable)、sd卡、微型sd卡、dvd、网络适配器等的端口，连接到外部记录介质。
143.ap 2800可以控制移动系统2000的整体操作。详细地，ap 2800可以控制显示器2200使得存储在闪存装置2600a和2600b中的部分内容被显示在屏幕上。此外，当通过输入/输出装置2700a和2700b接收到用户输入时，ap 2800可以执行与用户输入对应的控制操作。
144.ap 2800可以设置为驱动应用程序、操作系统(os)等的片上系统(soc)。此外，ap 2800可以与移动系统2000中包括的其他装置(例如dram 2500a、闪存2620和/或存储器控制器2610)一起被包括在单个半导体封装件中。例如，ap 2800以及至少一个其他装置可以以诸如以下封装件的形式被设置：封装上封装(pop)、球栅阵列(bga)、芯片级封装(csp)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)、晶圆级处理堆栈封装(wsp)等。在ap 2800上驱动的操作系统的内核可以包括输入/输出调度器以及用于控制闪存装置2600a和2600b的设备驱动器。设备驱动器可以通过参考输入/输出调度器管理的同步队列的数目来控制闪存装置2600a和2600b的访问性能，或者控制soc内部的cpu模式、动态电压频率调整(dvfs)等级等。
145.在示例实施例中，ap 2800可以包括执行操作或驱动应用程序和/或操作系统的处理器块以及通过系统总线连接到处理器块的各种其他外围组件。外围组件可以包括存储器控制器、内部存储器、电源管理块、错误检测块、监控块等。处理器块可以包括一个或更多个核，并且当处理器块中包括多个核时，每个核可以包括高速缓冲存储器，并且由该核共享的公共高速缓存可以被包括在处理器块中。
146.在示例实施例中，ap 2800可以包括加速器块2820，其是用于ai数据操作的专用电路。或者，根据示例实施例，单独的加速器芯片可以与ap 2800分开设置，并且dram 2500b可以另外连接到加速器块2820或加速器芯片。加速器块2820是执行ap 2800的特定功能的功能块，并且可以包括作为专门处理图形数据的功能块的图形处理单元(gpu)、作为用于执行ai计算和推理的块的神经处理单元(npu)、作为专门用于数据传输的块的数据处理单元(dpu)等。
147.根据示例实施例，移动系统2000可以包括多个dram 2500a和2500b。在示例实施例中，ap 2800可以包括用于控制dram 2500a和2500b的控制器2810，并且dram 2500a可以直接连接到ap 2800。
148.ap 2800可以通过设置符合jedec标准的命令和模式寄存器设置(mrs)来控制dram，或者可以通过设置移动系统2000所需的规范和功能(诸如，crc/ecc的低电压/高速/可靠性和dram接口协议)来进行通信。例如，ap 2800可以通过符合jedec标准的接口(诸如，lpddr4、lpddr5等)与dram 2500a通信。或者，ap 2800还可以通过设置新的dram接口协议来
进行通信，以便与加速器块2820或ap 2800分开设置的加速器芯片来控制dram 2500b用于具有比dram 2500a更高带宽的加速器。
149.尽管在图20中仅示出了dram 2500a和2500b，但是移动系统2000的配置不一定限于这样的形式，并且依据ap 2800或加速器块2820的带宽、反应速度和电压条件，除了dram 2500a和2500b之外的存储器可以被包括在移动系统2000中。例如，控制器2810和/或加速器块2820可以控制各种存储器，诸如，pram、sram、mram、rram、fram和混合ram。与输入/输出装置2700a和2700b或闪存装置2600a和2600b相比，dram 2500a和2500b具有相对较低的等待时间和较高的带宽。dram 2500a和2500b可以在移动系统2000上电时被初始化。当操作系统和应用数据被加载时，dram 2500a和2500b可以用作操作系统和应用数据的临时存储位置，或用作各种软件代码的执行空间。
150.在dram 2500a和2500b中，加法/减法/乘法/除法运算、向量运算、地址运算或fft运算数据可以被存储。在另一实施例中，dram 2500a和2500b可以被提供为配备有算术功能的存储器内处理(pim)。例如，用于推理的执行功能可以在dram 2500a和2500b中执行。在这种情况下，可以使用人工神经网络在深度学习算法中执行推理。深度学习算法可以包括通过各种数据学习模型的训练操作以及利用学习的模型识别数据的推理操作。例如，用于推理的函数可以包括双曲正切函数、sigmoid函数、修正线性单元(relu)函数等。
151.作为示例实施例，用户通过相机2100捕获的图像可以被信号处理并被存储在dram 2500b中，并且加速器块2820或加速器芯片可以通过使用存储在dram 2500b中的数据和用于推理的函数，来执行识别数据的ai数据操作。
152.根据示例实施例，移动系统2000可以包括多个闪存装置2600a和2600b或者容量大于dram 2500a和2500b的容量的多个存储设备。闪存装置2600a和2600b可以包括控制器2610和闪存2620。控制器2610可以从ap 2800接收控制命令和数据，响应于控制命令将数据写入闪存2620，或者读取存储在闪存2620中的数据并且将读取的数据发送到ap 2800。
153.根据示例实施例，加速器块2820或加速器芯片可以通过使用闪存装置2600a和2600b来执行训练操作和ai数据操作。在示例实施例中，能够执行预定操作的算术逻辑可以在闪存装置2600a和2600b中的控制器2610中实现，并且算术逻辑也可以代替执行由ap 2800和/或加速器块2820使用存储在闪存2620中的数据执行的训练操作和推理ai数据操作的至少一部分。
154.在示例实施例中，ap 2800可以包括接口2830，因此，闪存装置2600a和2600b可以直接连接到ap 2800。例如，ap 2800可以实现为soc，闪存装置2600a可以实现为不同于ap 2800的单独芯片，并且ap 2800和闪存装置2600a可以安装在一个封装件中。然而，本公开的示例实施例不限于此，并且多个闪存装置2600a和2600b可以通过连接电连接到移动系统2000。
155.闪存装置2600a和2600b可以存储数据，诸如由照相机2100捕获的静止图像/视频、或者通过通信网络和/或输入/输出装置2700a和2700b中包括的端口接收的数据。例如，可以存储增强现实/虚拟现实、高清(hd)或超高清(uhd)内容。
156.如参考图20描述的、包括在移动系统2000中的、相机2100、显示器2200、音频处理单元2300、调制解调器2400、dram 2500a和2500b、闪存装置2600a和2600b、输入/输出装置2700a和2700b和ap 2800之中的至少一些装置可以彼此交换多电平信号。例如，ap 2800可
以通过多个多电平信号与至少一个其他组件交换数据。通过多个多电平信号交换数据的装置可以使用以上参考图1至图18描述的至少一个示例实施例，来优化接收多个多电平信号的多电平接收器的操作定时。
157.如上所述，根据示例实施例，由于可以在接收器中使用恢复数据信号的过程中生成的信号来调整提供给接收器的时钟信号的相位，因此半导体装置的功耗可以被降低。
158.如本领域中的传统，可以根据执行所描述的一个或更多个功能的块来描述和示出实施例。在本文中可以被称为单元或模块等的这些块由诸如以下的模拟和/或数字电路物理地实现：逻辑门、集成电路、微处理器、微控制器、存储电路、无源电子元件、有源电子元件、光学组件、硬连线电路等，并且这些块可以可选地由固件和/或软件驱动。例如，电路可以实现在一个或更多个半导体芯片中，或者实现在诸如印刷电路板等的基板支撑件上。可以由专用硬件、或由处理器(例如，一个或更多个编程的微处理器和相关联的电路)、或由执行块的一些功能的专用硬件和执行块的其他功能的处理器的组合，来实现构成块的电路。在不脱离本公开的范围的情况下，实施例的每个块可以物理地分离成两个或更多个相互作用且离散的块。同样，在不脱离本公开的范围的情况下，实施例的块可以物理地组合成更复杂的块。实施例的一个方面可以通过存储在非暂时性存储介质内并由处理器执行的指令来实现。
159.尽管上面已经示出和描述了示例实施例，但是对于本领域技术人员将明显的是，可以在不脱离由所附权利要求限定的本公开的范围的情况下进行修改和变化。

技术特征：

1.一种半导体装置，包括：多电平接收器，所述多电平接收器包括信号确定器和译码器，所述信号确定器接收多个多电平信号并且输出所述多个多电平信号的相互比较的结果作为n位信号，其中，n是等于或大于2的自然数，所述译码器将来自所述信号确定器的所述n位信号之中的有效信号恢复为m位数据信号，其中，m为小于n的自然数；以及时钟发生器，所述时钟发生器接收参考时钟信号，使用所述参考时钟信号生成输入时钟信号，向所述信号确定器输入所述输入时钟信号，以及基于所述n位信号之中的未被恢复为所述m位数据信号的无效信号的发生概率确定所述输入时钟信号的相位。2.根据权利要求1所述的半导体装置，其中，所述时钟发生器顺序地生成具有各种相位的测试时钟信号，以及基于与所述测试时钟信号同步输出的n位信号，确定随测试时钟信号的相位而定的无效信号的发生概率。3.根据权利要求1所述的半导体装置，其中，所述时钟发生器：通过重复以下操作来完成对多个测试时钟信号的测试：持续预定时段生成测试时钟信号、对在所述预定时段期间从所述信号确定器输出的n位信号之中的无效信号进行计数、以及以粗略间隔将所述测试时钟信号的相位改变预定次数；以及将所述多个测试时钟信号之中的具有最低无效信号计数的两个测试时钟信号的相位的中间值确定为粗略相位。4.根据权利要求3所述的半导体装置，其中，所述粗略间隔是所述多个多电平信号的数据传输周期被划分为的多个相等时间间隔中的一个时间间隔。5.根据权利要求3所述的半导体装置，其中，当在所述多个测试时钟信号之中具有最低无效信号计数的测试时钟信号为三个或更多个测试时钟信号时，所述时钟发生器将所述三个或更多个测试时钟信号的相位之中的最高相位与最低相位之间的中间值确定为所述粗略相位。6.根据权利要求3所述的半导体装置，其中，所述时钟发生器：使用所述粗略相位初始化所述测试时钟信号的相位，并且通过以精细间隔右移所述测试时钟信号的相位来完成第一测试；使用所述粗略相位初始化所述测试时钟信号的相位，并且通过以精细间隔左移所述测试时钟信号的相位来完成第二测试；以及将在所述第一测试和所述第二测试中测试的多个测试时钟信号之中的具有最低无效信号计数的两个测试时钟信号的相位的中间值确定为精细相位。7.根据权利要求1所述的半导体装置，其中，当来自所述信号确定器的n位信号对应于预定的2
m
个信号模式中的任何一个信号模式时，所述译码器将所述n位信号恢复为对应的m位数据信号。8.根据权利要求7所述的半导体装置，其中，所述时钟发生器从所述信号确定器接收所述n位信号，当所述n位信号不对应于所述预定的2
m
个信号模式中的任何一个信号模式时输出错误信号，并且根据所述错误信号的计数结果确定所述n位信号之中的无效信号的发生概率。9.根据权利要求1所述的半导体装置，其中，所述信号确定器包括n个比较器，每一个所述比较器与所述输入时钟信号同步，将所述多个多电平信号之中的两个不同信号的电平进
行比较，以及输出比较结果。10.一种半导体装置，包括：第一多电平接收器和第二多电平接收器，所述第一多电平接收器和所述第二多电平接收器接收多个多电平信号并且将所述多个多电平信号的采样结果信号之中的映射到数据信号的有效信号恢复为所述数据信号；以及时钟发生器，所述时钟发生器接收参考时钟信号，使用所述参考时钟信号生成输入时钟信号和反相输入时钟信号，向所述第一多电平接收器输入所述输入时钟信号，向所述第二多电平接收器输入所述反相输入时钟信号，以及基于所述采样结果信号之中的未映射到数据信号的无效信号的发生概率来确定所述输入时钟信号的相位。11.根据权利要求10所述的半导体装置，其中，所述时钟发生器顺序地生成具有各种相位的测试时钟信号并且基于第一采样结果信号和第二采样结果信号来确定随测试时钟信号的相位而定的无效信号的发生概率，其中，所述第一采样结果信号与所述测试时钟信号同步地从所述第一多电平接收器输出，所述第二采样结果信号与所述测试时钟信号的反相信号同步地从所述第二多电平接收器输出。12.根据权利要求10所述的半导体装置，其中，所述时钟发生器：通过重复以下操作来完成对多个测试时钟信号的测试：持续预定时段生成测试时钟信号、对在所述预定时段期间从所述第一多电平接收器和所述第二多电平接收器输出的所述采样结果信号之中的无效信号进行计数、以及以粗略间隔将所述测试时钟信号的相位改变预定次数；以及将所述多个测试时钟信号之中的具有最低无效信号计数的两个测试时钟信号的相位的中间值确定为粗略相位。13.根据权利要求12所述的半导体装置，其中，所述粗略间隔是所述多个多电平信号的数据传输周期被划分为的多个相等时间间隔中的一个时间间隔。14.根据权利要求13所述的半导体装置，其中，所述参考时钟信号的频率是所述多个多电平信号的频率的一半。15.一种存储系统，包括：存储装置，所述存储装置包括多个存储单元；以及控制器，所述控制器通过多个数据引脚和时钟引脚连接到所述存储装置，并且控制所述存储装置，其中：所述控制器将数据信号转换为多个多电平信号，通过所述多个数据引脚向所述存储装置提供所述多个多电平信号，以及通过所述时钟引脚向所述存储装置提供参考时钟信号，并且所述存储装置接收所述多个多电平信号，与使用所述参考时钟信号生成的输入时钟信号同步，输出所述多个多电平信号的采样结果信号，以及基于所述采样结果信号之中的未映射到数据信号的无效信号的发生概率来确定所述输入时钟信号的相位。16.根据权利要求15所述的存储系统，其中，所述控制器将m位数据信号转换为在一个数据传输周期内具有彼此不交叠的电平的所述多个多电平信号，以在所述一个数据传输周期内发送所述m位数据信号，其中，m为等于或大于2的自然数。17.根据权利要求16所述的存储系统，其中，所述多个多电平信号在所述一个数据传输
周期内具有的电平的数目大于2
m
。18.根据权利要求16所述的存储系统，其中，所述存储装置输出所述多个多电平信号的相互比较的结果作为n位信号，并且当所述n位信号是映射到所述m位数据信号的有效信号时将所述n位信号恢复为对应的m位数据信号，其中，n是大于m的自然数。19.根据权利要求15所述的存储系统，其中，所述存储装置基于与具有各种相位的测试时钟信号同步输出的采样结果信号，确定随测试时钟信号的相位而定的无效信号的发生概率。20.根据权利要求19所述的存储系统，其中，所述存储装置基于所述测试时钟信号之中的具有生成所述无效信号的最低概率的两个测试时钟信号的相位的中间值，来确定所述输入时钟信号的相位。

技术总结

提供了半导体装置和存储系统。所述半导体装置包括多电平接收器，所述多电平接收器包括信号确定器，所述信号确定器接收多个多电平信号并且输出所述多个多电平信号的相互比较的结果作为N位信号，其中，N是等于或大于2的自然数。译码器将来自所述信号确定器的所述N位信号之中的有效信号恢复为M位数据信号，其中，M为小于N的自然数。时钟发生器接收参考时钟信号，使用所述参考时钟信号生成输入时钟信号，向所述信号确定器输入所述输入时钟信号，并且基于所述N位信号之中的未被恢复为所述M位数据信号的无效信号的发生概率确定所述输入时钟信号的相位。钟信号的相位。钟信号的相位。