首页 > 专利查询

显示装置及其数据处理方法与流程

显示装置及其数据处理方法
1.相关申请的交叉引用
2.本技术要求享有于2021年07月02日提交的韩国专利申请no.10-2021-0086961的权益，其由此通过引用的方式并入，如同在本文中完全阐述一样。
技术领域
3.本公开内容涉及一种显示装置及其数据处理方法。

背景技术：

4.随着显示装置的分辨率和尺寸的增加，从定时控制器传输到源极集成电路以显示图像的数字数据的量也在增加。随着传输数据量的增加，现有技术的显示装置存在电磁干扰(emi)和功耗增加的问题。

技术实现要素：

5.为了克服现有技术的上述问题，本公开内容可以提供一种显示装置及其数据处理方法，其减小在定时控制器和源极集成电路之间传输的数据的带宽，以将emi和功耗降到最低。
6.为了实现这些目的和其他优点，并且根据本公开内容的目的，如本文具体实施和广泛描述的，一种显示装置包括：显示面板，包括包含第一像素的第一表面和包含第二像素的第二表面，第一表面在其面板中心处接触第二表面；第一源极集成电路(ic)，在第一表面的面板边缘处沿面对面板中心的第一方向顺序地锁存要被施加到第一表面的第一图像数据；以及第二源极ic，在第二表面的面板边缘处沿面对面板中心的第二方向顺序地锁存要被施加到第二表面的第二图像数据，其中，第一方向与第二方向相反。
7.在本公开内容的另一方面，一种显示装置的数据处理方法，所述显示装置包括显示面板，所述显示面板包括包含第一像素的第一表面和包含第二像素的第二表面，第一表面在其面板中心处接触第二表面，所述方法包括在第一表面的面板边缘处沿面对面板中心的第一方向顺序地锁存要被施加到第一表面的第一图像数据，并且在第二表面的面板边缘处沿面对面板中心的第二方向顺序地锁存要被施加到第二表面的第二图像数据，其中，第一方向与第二方向相反。
附图说明
8.被包括以提供对本公开内容的进一步理解并且被并入本技术并构成本技术的一部分的附图示出了本公开内容的(多个)实施例，并且与说明书一起用于解释本公开内容的原理。在附图中：
9.图1是示出根据本公开内容的实施例的显示装置的视图；
10.图2是示出图1的显示装置中的定时控制器和源极集成电路(ic)之间的数据传输格式的视图；
11.图3是示出根据本公开内容的实施例的源极ic的视图；
12.图4和图5是用于描述在图2的源极ic中执行的第一锁存操作的视图；
13.图6是示出用于表面分区地驱动显示面板的第一和第二源极ic以及第一和第二源极ic中的每一个的输出延迟量和锁存方向的视图；
14.图7是用于描述对将施加到显示面板的第一表面的第一图像数据的第一锁存操作的视图；
15.图8是用于描述对将施加到显示面板的第一表面的第一图像数据的第二锁存操作和第一模拟输出操作的视图；
16.图9是示出在显示面板的第一表面上执行正常锁存操作而尽管缩短水平消隐期(horizontal blank period)也没有锁存冲突的示例的视图；
17.图10是用于描述对将施加到显示面板的第二表面的第二图像数据的第一锁存操作的视图；
18.图11是用于描述对将施加到显示面板的第二表面的第二图像数据的第二锁存操作和第二模拟输出操作的视图；
19.图12是示出在显示面板的第二表面上执行正常锁存操作而尽管缩短水平消隐期也没有锁存冲突的示例的视图；
20.图13a是示出在多个通道上同时执行第二锁存操作和模拟输出操作中的每一个的示例的视图；
21.图13b是示出在多个通道上顺序地执行第二锁存操作和模拟输出操作中的每一个的示例的视图；
22.图14和图15是示出在本实施例的对照例中当缩短水平消隐期时发生的锁存冲突(或锁存错误)操作的视图；
23.图16是示出在第一表面和第二表面的每一个上沿相同方向执行根据本实施例的第一锁存操作和第二锁存操作的示例的视图；以及
24.图17是示出当缩短水平消隐期时，随着数据使能信号的高时段增加传输频率和带宽减小的示例的视图。
具体实施方式
25.在下文中，将参考附图更全面地描述本公开内容，在附图中示出了本公开内容的示例性实施例。然而，本公开内容可以以许多不同的形式来实施，并且不应被解释为限于本文阐述的实施例；相反，提供这些实施例是为了使本公开内容透彻和完整，并且将向本领域技术人员充分传达本公开内容的构思。
26.通过下面参考附图描述的实施例，将阐明本公开内容的优点和特征及其实现方法。然而，本公开内容可以以不同的形式实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例是为了使本公开内容透彻和完整，并且将向本领域技术人员充分传达本公开内容的范围。此外，本公开内容仅由权利要求的范围限定。
27.在用于描述本公开内容的各种实施例的附图中公开的形状、尺寸、比率、角度、数量等仅仅是示例性的，并且本公开内容不限于此。相同的附图标记始终表示相同的元件。在整个说明书中，相同的元件由相同的附图标记表示。如本文所用，术语“包括”、“具有”、“包
含”等暗示可添加其他部分，除非使用术语“仅”。如本文所用，单数形式“一(a)”、“一个(an)”和“该(the)”旨在也包括复数形式，除非上下文另有明确指示。
28.本公开内容的各种实施例中的元件应被解释为包括误差容限，即使没有明确的陈述。
29.在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在～上”、“在～上方”、“在～下方”和“下一个～”时，除非使用“仅”或“直接”，否则一个或更多个其他部件可以被设置在两个部件之间。
30.应当理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开内容的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
31.在以下描述中，当相关的已知功能或配置的详细描述被确定为不必要地使本公开内容的重要要点难以理解时，将省略该详细描述。在下文中，将参考附图详细描述本公开内容的实施例。
32.图1是示出根据本公开内容的实施例的显示装置的视图。图2是示出图1的显示装置中的定时控制器和源极集成电路(ic)之间的数据传输格式的视图。
33.本发明构思可应用于平板显示装置，例如液晶显示(lcd)装置、场发射显示(fed)装置、等离子体显示面板(pdp)、有机发光显示装置和无机发光显示装置，但不限于此。本发明构思可以应用于可弯曲显示装置、可折叠显示装置、可卷曲显示装置、柔性显示装置等。在下文中，将例如描述有机发光显示装置，但是本发明构思不限于有机发光显示装置。此外，本发明构思不限于权利要求中描述的元件的术语。权利要求中描述的各种术语“电路”不限于硬件，并且可以表示执行相对应功能的“逻辑”。
34.参考图1，根据本公开内容的实施例的显示装置可以包括显示面板pnl、定时控制器tcon、源极集成电路(ic)sdic和栅极驱动器gdrv。定时控制器tcon和源极ic sdic可以通过嵌入式面板接口(epi)设备彼此连接。
35.显示面板pnl可以包括显示输入图像的像素阵列。像素阵列可以包括多个像素，所述多个像素基于多条数据线dl和多条栅极线gl的交叉结构而被布置为矩阵类型。多个像素中的每一个可以包括用于实现颜的红(r)像素、绿(g)像素和蓝(b)像素，并且此外，还可以包括白(w)像素。
36.每个子像素可以包括发光器件、驱动元件、开关元件和存储元件。可以应用内部补偿技术和外部补偿技术来补偿与发光器件和/或驱动元件相关联的子像素之间的驱动特性偏差。内部补偿技术可以通过使用包括在每个子像素中的补偿电路来补偿在发光器件中流动的驱动电流，而不管驱动元件的特性变化。在外部补偿技术中，设置在显示面板pnl外部的感测电路可以感测每个子像素的发光器件和/或驱动元件的驱动特性变化，并且补偿电路可以校正要施加到每个子像素的图像数据，以便补偿感测到的驱动特性变化。
37.像素阵列还可以包括多个触摸传感器，用于实现触摸用户接口(ui)。触摸传感器可以各自被实现为基于在触摸被施加到触摸传感器之前和之后的电容的变化来感测触摸输入的电容式触摸传感器，但不限于此。
38.定时控制器tcon可以从主机系统接收数字图像数据和定时信号，该定时信号包括
垂直同步信号、水平同步信号和数据使能信号。定时控制器tcon可以基于定时信号生成用于控制源极驱动器sdic的操作定时和栅极驱动器gdrv的操作定时的定时控制信号。定时控制信号可以包括用于控制源极驱动器sdic的操作定时的源极定时控制信号和用于控制栅极驱动器gdrv的操作定时的栅极定时控制信号。源极定时控制信号可以包括源极输出使能信号(见图3的soe)和锁存控制信号(见图6的lbr和dlylr)。
39.定时控制器tcon可以通过基于以点对点方案为基础的编码方案的时钟嵌入接口设备连接到源极驱动器sdic，并且可以将包括r、g、b和w图像数据data的数据传输分组传输到源极驱动器sdic。在时钟嵌入接口设备中，因为r、g、b和w图像数据data和时钟被包括在数据传输分组中并且通过一条传输线传输，所以在高分辨率和大尺寸的显示装置中可以省略单独的时钟传输线并且可以易于减少传输线的数量。在数据传输分组中，时钟可能不与r、g、b和w图像数据data同步，并且可能仅具有转换信息以便由接收电路恢复，并因此，在传输限制方面，时钟嵌入类型可能优于时钟分离类型。时钟嵌入接口设备可以包括传输电路、传输线和接收电路，传输电路可以嵌入到定时控制器tcon中，并且接收电路可以嵌入到源极驱动器sdic中。
40.传输电路可以对加扰的时钟嵌入图像数据和时钟嵌入消隐数据进行编码，并且可以通过多条传输线向接收电路传输以串行数据格式编码的数据传输分组。时钟嵌入消隐数据可以包括与消隐期对应的时钟训练模式(ctp)。
41.此外，由传输电路传输到接收电路的1数据传输分组还可以包括控制分组数据ctr。控制分组数据ctr可以被分配给消隐期。消隐期可以是数据使能信号de的逻辑低时段。数据使能信号de的逻辑低时段可以是时钟嵌入图像数据被分配到的有效时段。控制分组数据ctr可以包括用于控制栅极驱动器gdrv的操作定时的栅极定时控制信号和用于控制源极ic sdic的操作定时的源极定时控制信号。栅极定时控制信号和源极定时控制信号可以由接收电路恢复。
42.源极驱动器sdic可以恢复r、g、b和w图像数据data和源极定时控制信号soe、lbr和dlylr，基于源极定时控制信号soe、lbr和dlylr对r、g、b和w图像数据data进行锁存和伽马补偿，并将伽马补偿后的图像数据输出到数据线dl。输出到数据线dl的数据电压可以与通过栅极线gl提供的扫描信号同步地施加到像素。源极驱动器sdic可恢复栅极定时控制信号，并可通过单独的信号线将恢复的栅极定时控制信号提供给栅极驱动器gdrv。
43.栅极驱动器gdrv可以基于栅极定时控制信号生成在栅极导通电压和栅极截止电压之间摆动的扫描信号。栅极导通电压可以是用于导通每个子像素的开关元件的电压，并且栅极截止电压可以是用于关断每个子像素的开关元件的电压。栅极驱动器gdrv可以顺序地或非顺序地将扫描信号输出到栅极线gl以选择子像素，数据电压将以水平行为单位充入该子像素中。
44.栅极驱动器gdrv可设置在显示面板pnl中的像素阵列外部的非显示区域中。栅极驱动器gdrv可以基于双排方案设计，使得对应于相同扫描信号的每个面板位置处的rc延迟偏差减到最小。根据双排方案，栅极驱动器gdrv可以设置在其间具有像素阵列的两个非显示区域中。
45.图3是示出根据本公开内容的实施例的源极ic sdic的视图。图4和图5是用于描述在图2的源极ic中执行的第一锁存操作的视图。
46.参考图3至图5，源极ic sdic可以包括接收电路rx、并行化电路s2p、移位寄存器sr、第一锁存电路lat1、第二锁存电路lat2、数模转换器dac和输出电路otc。
47.接收电路rx可以包括用于从数据传输分组中恢复时钟信息的时钟和数据恢复(cdr)电路。cdr电路可通过传输线接收数据传输分组，并可跟踪数据传输分组的转换模式以恢复包括在数据传输分组中的时钟信息。为此，cdr电路可以使用锁相环(pll)或延迟锁定环(dll)。接收电路rx可以基于由cdr电路恢复的时钟信息来对数据传输分组进行解码，并且可以对解码的数据进行解扰以恢复r、g、b和w图像数据data以及源极定时控制信号soe、lbr和dlylr。
48.移位寄存器sr可基于预定内部时钟定时信号clk和ssp，生成采样参考时钟clk1至clk192。移位寄存器sr可以采用d型触发器来实现，但不限于此。
49.并行化电路s2p可以基于采样参考时钟clk1至clk192对恢复的r、g、b和w图像数据data进行采样，并且可以将经采样的r、g、b和w图像数据data中的每一个转换为并行数据格式。
50.第一锁存电路lat1可以基于第一锁存控制信号lbr将转换为并行数据格式的r、g、b和w图像数据data顺序存储在数据寄存器中(以下称为第一锁存操作)。第一锁存控制信号lbr可确定执行第一锁存操作的方向。第一锁存操作可以沿从通道1到通道768的第一方向顺序地执行，或者可以沿从通道768到通道1的第二方向顺序地执行。图5示出了沿第一方向执行第一锁存操作的示例。
51.第二锁存电路lat2可以基于第二锁存控制信号dlylr和源极输出使能信号soe将存储在数据寄存器中的r、g、b和w图像数据data顺序地输出到数模转换器dac(以下称为第二锁存操作)。第二锁存控制信号dlylr可确定执行第二锁存操作的方向。执行第二锁存操作的方向可以与数模转换器dac的输出延迟量增加的方向匹配。第二锁存操作可以沿从通道1到通道768的第一方向顺序地执行，或者可以沿从通道768到通道1的第二方向顺序地执行。
52.数模转换器dac可以将从数据寄存器输入的r、g、b和w图像数据data映射到伽马补偿电压gma，以生成数据电压。
53.输出电路otc可以包括分别与数据线对应的多个输出缓冲器。每个输出缓冲器可以通过通道连接到对应的数据线，并且可以基于源极输出使能信号soe将作为数模转换器dac的模拟输出的数据电压输出到对应的数据线。输出缓冲器可在源极输出使能信号soe的逻辑低时段中将数据电压输出到数据线。而且，在源极输出使能信号soe的逻辑低时段期间，可以释放输出缓冲器和数据线之间的连接。
54.图6是示出用于表面分区地驱动显示面板的第一和第二源极ic以及第一和第二源极ic中的每一个的输出延迟量和锁存方向的视图。
55.参考图6，显示面板可以包括设置有第一像素的第一表面和设置有第二像素的第二表面，并且第一表面可以在面板中心处接触第二表面。第一表面可以相对于面板中心设置在左部，并且第二表面可以相对于面板中心设置在右部。
56.第一源极ic和第二源极ic可以表面分区地驱动显示面板。第一源极ic可以包括多个左源极ic sdic，其设置在面板后表面上并驱动第一表面，并且第二源极ic可以包括多个右源极ic sdic，其设置在面板后表面上并驱动第二表面。
57.第一源极ic可以在从第一表面的面板边缘到第一表面的面板中心的第一方向dir1上顺序地锁存要被施加到第一表面的第一图像数据。第二源极ic可以在从第二表面的面板边缘到第二表面的面板中心的第二方向dir2上顺序地锁存要被施加到第二表面的第二图像数据。此处，第一方向dir1可与第二方向dir2相反。
58.第一源极ic的输出延迟量可以在第一方向dir1上增加，并且第二源极ic的输出延迟量可以在第二方向dir2上增加。源极ic的输出延迟可以与扫描信号的rc延迟相关联。第一表面中的相同扫描信号的rc延迟量可以在第一方向dir1上增加，并且第二表面中的相同扫描信号的rc延迟量可以在第二方向dir2上增加。
59.在第一源极ic中，第一锁存操作和第二锁存操作可以在第一方向dir1上以其间具有特定时间差的方式执行，因此，可以防止针对同一通道的锁存冲突。即，基于具有高逻辑值h的第一锁存控制信号lbr，可以在第一方向dir1上对第一图像数据顺序地执行第一锁存操作，然后，第二锁存操作可相对于第一锁存操作的开始定时以特定的时间差开始。基于具有高逻辑值h的第二锁存控制信号dlylr，可以在第一方向dir1上对第一图像数据顺序地执行第二锁存操作。
60.在第二源极ic中，第一锁存操作和第二锁存操作可以在第二方向dir2上以其间具有特定时间差的方式执行，因此，可以防止针对同一通道的锁存冲突。即，基于具有低逻辑值l的第一锁存控制信号lbr，可以在第二方向dir2上对第二图像数据顺序地执行第一锁存操作，然后，第二锁存操作可相对于第一锁存操作的开始定时以特定的时间差开始。基于具有低逻辑值l的第二锁存控制信号dlylr，可以在第二方向dir2上对第二图像数据顺序地执行第二锁存操作。
61.图7是用于描述对将施加到显示面板的第一表面的第一图像数据的第一锁存操作的视图。图8是用于描述对将施加到显示面板的第一表面的第一图像数据的第二锁存操作和第一模拟输出操作的视图。图9是示出在显示面板的第一表面上执行正常锁存操作而尽管缩短水平消隐期也没有锁存冲突的示例的视图。
62.参考图7和8，第一源极ic可在数据使能信号de的第一高时段中沿第一方向将要被施加到第一表面的第k(其中，k是自然数)水平行的第k个第一图像数据顺序地存储在第一数据寄存器中(第k个第一锁存操作)。随后，第一源极ic可以在数据使能信号de的在第一高时段之后的第二高时段中沿第一方向将要被施加到第一表面的第k+1水平行的第k+1个第一图像数据顺序地存储在第一数据寄存器中(第k+1个第一锁存操作)。
63.此外，第一源极ic可以在数据使能信号de的布置在第一高时段和第二高时段之间的低时段中沿第一方向将存储在第一数据寄存器中的第k个第一图像数据顺序地输出到第一数模转换器(第k个第二锁存操作)。
64.如上所述，由第一源极ic执行的第一锁存操作和第二锁存操作可以沿从第一通道ch1到第n通道chn的相同的第一方向执行，并且在这种情况下，因为以其间具有特定时间差的方式对要被施加到同一水平行的第一图像数据执行第一锁存操作和第二锁存操作，所以可以执行正常的锁存操作而没有锁存冲突。
65.此外，如图9所示，即使当缩短水平消隐期h消隐时，因为要施加到同一水平行的第一图像数据上的第一锁存定时和第二锁存定时关于同一水平行彼此相交，所以可以执行正常的锁存操作。水平消隐期h消隐可以是数据使能信号de的低时段。当缩短水平消隐期h消
隐时，可以如图9中那样调整源极输出使能信号soe。此处，数据使能信号de的高时段可以是锁存使能时段，并且源极输出使能信号soe的低时段可以是模拟输出使能时段。
66.参考图9，数据使能信号de的低时段的至少一部分可以与源极输出使能信号soe的高时段重叠。在这种情况下，在源极输出使能信号soe的高时段之后的源极输出使能信号soe的低时段中，可以沿第一方向顺序地执行第一数模转换器的第一模拟输出(例如，第k个第一图像数据的第一模拟输出)。
67.参考图9，第一源极ic还可以在数据使能信号de的第一高时段的接近数据使能信号de的低时段的一些部分tx1至tx2以及数据使能信号de的第二高时段的接近低时段的部分中执行第k个第二锁存操作。即，第一源极ic可以在第一高时段和第二高时段中的每个时段的一部分中沿第一方向顺序地并且进一步将存储在第一数据寄存器中的第k个第一图像数据输出到第一数模转换器。
68.在这种情况下，在第一高时段的一些部分tx1到tx2中，可以同时执行将第k个第一图像数据顺序存储在第一数据寄存器中的第一锁存操作和将第k个第一图像数据顺序输出到第一数模转换器的第二锁存操作，而不会冲突。此外，在第二高时段的部分中，可以同时执行将第k+1个第一图像数据顺序存储在第一数据寄存器中的第一锁存操作和将第k个第一图像数据顺序输出到第一数模转换器的第二锁存操作，而不会冲突。
69.参考图7至9，当横坐标轴表示第一方向上的面板位置并且纵坐标轴表示时间时，连接面板位置处的第一锁存操作的定时的第一曲线图和连接面板位置处的第二锁存操作的定时的第二曲线图可以随着时间向右和向上上升。这可以是因为第一锁存操作和第二锁存操作沿相同的第一方向执行。在这种情况下，因为源极输出使能信号soe的高时段比数据使能信号de的高时段短，所以第一曲线图的斜率可以不同于第二曲线图的斜率。这可以是因为第二曲线图的斜率是基于在每个面板位置处在源极输出使能信号soe的高时段期间执行的“hiz开启”操作的斜率来确定的。“hiz开启”操作可沿第一方向顺序执行，并且可在第二锁存操作之前使对应的通道浮置。
70.图10是用于描述对将施加到显示面板的第二表面的第二图像数据的第一锁存操作的视图。图11是用于描述对将施加到显示面板的第二表面的第二图像数据的第二锁存操作和第二模拟输出操作的视图。图12是示出在显示面板的第二表面上执行正常锁存操作而尽管缩短水平消隐期也没有锁存冲突的示例的视图。
71.参考图10和11，第二源极ic可以在数据使能信号de的第一高时段中沿第二方向将要被施加到第二表面的第k(其中，k是自然数)水平行的第k个第二图像数据顺序地存储在第二数据寄存器中(第k个第一锁存操作)。随后，第二源极ic可以在数据使能信号de的在第一高时段之后的第二高时段中沿第二方向将要被施加到第二表面的第k+1水平行的第k+1个第二图像数据顺序地存储在第二数据寄存器中(第k+1个第一锁存操作)。
72.此外，第二源极ic可以在数据使能信号de的布置在第一高时段和第二高时段之间的低时段中沿第二方向将存储在第二数据寄存器中的第k个第二图像数据顺序地输出到第二数模转换器(第k个第二锁存操作)。
73.如上所述，由第二源极ic执行的第一锁存操作和第二锁存操作可以沿从第一通道ch1到第n通道chn的相同的第二方向执行，并且在这种情况下，因为以其间具有特定时间差的方式对要被施加到同一水平行的第二图像数据执行第一锁存操作和第二锁存操作，所以
可以执行正常的锁存操作而没有锁存冲突。
74.此外，如图12所示，即使当缩短水平消隐期h消隐时，因为要施加到同一水平行的第二图像数据上的第一锁存定时和第二锁存定时关于同一水平行彼此相交，所以可以执行正常的锁存操作。水平消隐期h消隐可以是数据使能信号de的低时段。当缩短水平消隐期h消隐时，可以如图12中那样调整源极输出使能信号soe。此处，数据使能信号de的高时段可以是锁存使能时段，并且源极输出使能信号soe的低时段可以是模拟输出使能时段。
75.参考图12，数据使能信号de的低时段的至少一部分可以与源极输出使能信号soe的高时段重叠。在这种情况下，在源极输出使能信号soe的高时段之后的源极输出使能信号soe的低时段中，可以沿第二方向顺序地执行第二数模转换器的第二模拟输出(例如，第k个第二图像数据的第二模拟输出)。
76.参考图12，第二源极ic还可以在数据使能信号de的第一高时段的接近数据使能信号de的低时段的一些部分tx1至tx2以及数据使能信号de的第二高时段的接近低时段的部分中执行第k个第二锁存操作。即，第二源极ic可以在第一高时段和第二高时段中的每个时段的一部分中沿第二方向顺序地并且进一步将存储在第二数据寄存器中的第k个第二图像数据输出到第二数模转换器。
77.在这种情况下，在第一高时段的一些部分tx1到tx2中，可以同时执行将第k个第二图像数据顺序地存储在第二数据寄存器中的第一锁存操作和将第k个第二图像数据顺序输出到第二数模转换器的第二锁存操作，而不会冲突。此外，在第二高时段的部分中，可以同时执行将第k+1个第二图像数据顺序存储在第二数据寄存器中的第一锁存操作和将第k个第二图像数据顺序输出到第二数模转换器的第二锁存操作，而不会冲突。
78.参考图10至12，当横坐标轴表示第二方向上的面板位置并且纵坐标轴表示时间时，连接面板位置处的第一锁存操作的定时的第一曲线图和连接面板位置处的第二锁存操作的定时的第二曲线图可以随着时间而向左和向上上升。这可以是因为第一锁存操作和第二锁存操作沿相同的第二方向执行。在这种情况下，因为源极输出使能信号soe的高时段比数据使能信号de的高时段短，所以第一曲线图的斜率可以不同于第二曲线图的斜率。这可以是因为第二曲线图的斜率是基于在每个面板位置处在源极输出使能信号soe的高时段期间执行的“hiz开启”操作的斜率来确定的。“hiz开启”操作可沿第二方向顺序执行，并且可在第二锁存操作之前使对应的通道浮置。
79.图13a是示出在多个通道上同时执行第二锁存操作和模拟输出操作中的每一个的示例的视图。图13b是示出在多个通道上顺序地执行第二锁存操作和模拟输出操作中的每一个的示例的视图。
80.参考图13a，可基于其间具有特定时间差的多个通道同时执行上述第二锁存操作和模拟输出操作。在这种情况下，emi峰值噪声可能增加。
81.另一方面，在本公开内容的实施例中，可以应用图13b的时间分割方案以用于降低emi峰值噪声。
82.参考图13b，可基于其间具有特定时间差的多个通道顺序地执行上述第二锁存操作和模拟输出操作。可以基于具有大约数十纳秒到大约数百纳秒的时间间隔的多个通道来顺序地执行第二锁存操作。此外，可以基于具有大约数十纳秒到大约数百纳秒的时间间隔的多个通道来顺序地执行模拟输出操作。因此，emi峰值噪声可以被显著地降低。
83.图14和图15是示出在本实施例的对照例中当缩短水平消隐期时发生的锁存冲突(或锁存错误)操作的视图。
84.在图14和图15的对照例中，用于驱动显示面板的第一表面的第一锁存控制信号lbr和用于驱动显示面板的第二表面的第一锁存控制信号lbr都可以被设置为低逻辑值l，用于驱动显示面板的第一表面的第二锁存控制信号dlylr可以被设置为高逻辑值h，并且用于驱动显示面板的第二表面的第二锁存控制信号dlylr可以被设置为低逻辑值l。
85.基于具有低逻辑值l的第一锁存控制信号lbr，可沿第二方向(从chn到ch1的方向)顺序地执行对第一表面的第一图像数据的第一锁存操作和对第二表面的第二图像数据的第一锁存操作，并因此，连接面板位置处的第一锁存操作的定时的第一曲线图可在第一表面和第二表面中向左和向上上升。
86.基于具有高逻辑值h的第二锁存控制信号dlylr，可沿第一方向(从ch1到chn的方向)顺序地执行对第一表面的第一图像数据的第二锁存操作，并因此，连接面板位置处的第二锁存操作的定时的第二曲线图可在第一表面中向右和向上上升。另一方面，基于具有低逻辑值l的第二锁存控制信号dlylr，可沿第二方向顺序地执行对第二表面的第二图像数据的第二锁存操作，并因此，连接面板位置处的第二锁存操作的定时的第二曲线图可在第二表面中向左和向上上升。
87.为了提供概要性描述，第一曲线图和第二曲线图可以在第一表面中具有相反方向的斜率，并且可以在第二表面中具有相同方向的斜率。
88.当作为数据使能信号de的低时段的水平消隐期h消隐较长时，在定时控制器和源极ic之间传输的数据的带宽会增加。这可能是因为在数据使能信号de的高时段中传输图像数据。
89.为了减小传输数据的带宽，应该缩短水平消隐期h消隐。然而，当缩短水平消隐期h消隐时，由于第一曲线图与第二曲线图在第一表面中相交，所以可能发生锁存冲突。因为对于同一通道第k+1个第一图像数据的第一锁存定时在第k个第一图像数据的第二锁存定时之前，所以可能发生锁存冲突。当发生锁存冲突时，代替第k个第一图像数据，第k+1个第一图像数据可能被异常输出。
90.结果，在图14和图15的对照例中，因为第一曲线图和第二曲线图在第一表面中具有相反方向的斜率，所以可能难以缩短水平消隐期h消隐。
91.图16是示出在第一表面和第二表面的每一个上沿相同方向执行根据本实施例的第一锁存操作和第二锁存操作的示例的视图。
92.参考图16，可在显示面板的第一表面和第二表面中沿相同方向执行第一锁存操作和第二锁存操作。为此，用于驱动显示面板的第一表面的第一锁存控制信号lbr和第二锁存控制信号dlylr均可被设置为高逻辑值h，并且用于驱动显示面板的第二表面的第一锁存控制信号lbr和第二锁存控制信号dlylr均可被设置为低逻辑值l。
93.基于具有低逻辑值l的第一锁存控制信号lbr，可沿第一方向(从ch1到chn的方向)顺序执行对第一表面的第一图像数据的第一锁存操作，并因此，连接面板位置处的第一锁存操作的定时的第一曲线图可向右和向上上升。此外，基于具有低逻辑值l的第二锁存控制信号dlylr，可沿第一方向顺序执行对第一表面的第一图像数据的第二锁存操作，并因此，连接面板位置处的第二锁存操作的定时的第二曲线图也可在第二表面中向右和向上上升。
94.另一方面，基于具有低逻辑值l的第一锁存控制信号lbr，可沿第二方向(从chn到ch1的方向)顺序执行对第二表面的第二图像数据的第一锁存操作，并因此，连接面板位置处的第一锁存操作的定时的第一曲线图可向左和向上上升。此外，基于具有低逻辑值l的第二锁存控制信号dlylr，可沿第二方向顺序地执行对第二表面的第二图像数据的第二锁存操作，并因此，连接面板位置处的第二锁存操作的定时的第二曲线图也可在第二表面中向左和向上上升。
95.为了提供概要性描述，第一曲线图和第二曲线图可以在第一表面中具有相同方向的斜率，并且可以在第二表面中具有相同方向的斜率。
96.在本实施例中，即使当缩短水平消隐期h消隐时，第一曲线图也可以在第一表面内不与第二曲线图相交，而且，第一曲线图也可以在第二表面内不与第二曲线图相交。因此，在本实施例中，在上述对照例中发生的锁存冲突可以不发生。
97.图17是示出当缩短水平消隐期时，随着数据使能信号的高时段增加传输频率和带宽减小的示例的视图。
98.参考图17，本实施例可以应用情况2来减小传输数据的带宽。在本实施例中，水平消隐期h消隐可以比情况1短。如上所述，即使在应用情况2时，本实施例也可防止锁存错误。
99.在本实施例中，即使在定时控制器和源极ic之间传输的数据量增加时，传输的数据的带宽也可以在没有锁存错误的情况下减小，并因此，可以使emi和功耗降到最低。
100.本实施例可以实现以下效果。
101.在本实施例中，对于多个通道，对图像数据执行的第一锁存操作的顺序执行方向可与对图像数据执行的第二锁存操作的顺序执行方向匹配。此处，对于相同的通道，第一锁存操作可以比第二锁存操作提早特定的时间差。因此，即使当缩短水平消隐期时，要施加到同一水平行的第一图像数据的第一锁存定时和第二锁存定时对于同一通道也可以不相交，并因此，可以执行正常锁存操作而没有锁存错误。当缩短水平消隐期时，可以减小在定时控制器和源极ic之间传输的数据的带宽。结果，在本实施例中，即使当定时控制器和源极ic之间传输的数据量增加时，传输的数据的带宽也会减小而没有锁存错误，并因此，可以使emi和功耗降到最低。
102.此外，在本实施例中，对图像数据执行的第一锁存操作的顺序执行方向和第二锁存操作的顺序执行方向可以与源极ic的输出延迟量增加的方向匹配，并因此，可以使每个面板位置处的数据充电偏差降到最低。
103.此外，在本实施例中，对于多个通道，可以基于时间分割方案顺序地执行第二锁存操作，并因此，emi峰值噪声可以降低。
104.根据本公开内容的效果不限于上述示例，并且其他各种效果可以包括在说明书中。
105.尽管已经参考本公开内容的示例性实施例具体示出和描述了本公开内容，但是本领域的普通技术人员应该理解，在不脱离由所附权利要求限定的本公开内容的精神和范围的情况下，可以在形式和细节上对其进行各种改变。

技术特征：

1.一种显示装置，包括：显示面板，具有包括第一像素的第一表面和包括第二像素的第二表面，所述第一表面在其面板中心处接触所述第二表面；第一源极集成电路(ic)，在所述第一表面的面板边缘处沿面对所述面板中心的第一方向顺序地锁存要被施加到所述第一表面的第一图像数据；以及第二源极ic，在所述第二表面的面板边缘处沿面对所述面板中心的第二方向顺序地锁存要被施加到所述第二表面的第二图像数据，其中，所述第一方向与所述第二方向相反。2.根据权利要求1所述的显示装置，其中，对所述第一图像数据执行的所述第一源极ic的锁存操作包括沿所述第一方向顺序执行的第一锁存操作和第二锁存操作，并且对所述第二图像数据执行的所述第二源极ic的锁存操作包括沿所述第二方向顺序执行的第一锁存操作和第二锁存操作。3.根据权利要求1所述的显示装置，其中，所述第一源极ic的输出延迟量沿所述第一方向增加，并且所述第二源极ic的输出延迟量沿所述第二方向增加。4.根据权利要求1所述的显示装置，其中，所述第一源极ic在数据使能信号的第一高时段中沿所述第一方向，将要被施加到所述第一表面的第k水平行的第k个第一图像数据顺序地存储在第一数据寄存器中，其中，k是自然数，在所述数据使能信号的在所述第一高时段之后的第二高时段中沿所述第一方向，将要被施加到所述第一表面的第k+1水平行的第k+1个第一图像数据顺序地存储在所述第一数据寄存器中，以及在所述数据使能信号的布置在所述第一高时段和所述第二高时段之间的低时段中沿所述第一方向，将存储在所述第一数据寄存器中的第k个第一图像数据顺序地输出到第一数模转换器。5.根据权利要求4所述的显示装置，其中，所述第一源极ic在所述第一高时段的接近所述低时段的部分和所述第二高时段的接近所述低时段的部分中沿所述第一方向将存储在所述第一数据寄存器中的所述第k个第一图像数据顺序地且进一步输出到所述第一数模转换器。6.根据权利要求5所述的显示装置，其中，在所述第一高时段的部分中同时执行将所述第k个第一图像数据顺序地存储在所述第一数据寄存器中的第一锁存操作和将所述第k个第一图像数据顺序地输出到所述第一数模转换器的第二锁存操作。7.根据权利要求5所述的显示装置，其中，在所述第二高时段的部分中同时执行将所述第k+1个第一图像数据顺序地存储在所述第一数据寄存器中的第一锁存操作和将所述第k个第一图像数据顺序地输出到所述第一数模转换器的第二锁存操作。8.根据权利要求6或7所述的显示装置，其中，当横坐标轴表示沿所述第一方向的面板位置并且纵坐标轴表示时间时，连接面板位置处的所述第一锁存操作的定时的第一曲线图和连接面板位置处的所述第二锁存操作的定时的第二曲线图随着时间向右和向上上升。9.根据权利要求8所述的显示装置，其中，所述第一曲线图的斜率不同于所述第二曲线图的斜率。
10.根据权利要求1所述的显示装置，其中，所述第二源极ic在数据使能信号的第一高时段中沿所述第二方向，将要被施加到所述第二表面的第k水平行的第k个第二图像数据顺序地存储在第二数据寄存器中，其中，k是自然数，在所述数据使能信号的在所述第一高时段之后的第二高时段中沿所述第二方向，将要被施加到所述第二表面的第k+1水平行的第k+1个第二图像数据顺序地存储在所述第二数据寄存器中，以及在所述数据使能信号的布置在所述第一高时段和所述第二高时段之间的低时段中沿所述第二方向，将存储在所述第二数据寄存器中的所述第k个第二图像数据顺序地输出到第二数模转换器。11.根据权利要求10所述的显示装置，其中，所述第二源极ic在所述第一高时段的接近所述低时段的部分和所述第二高时段的接近所述低时段的部分中沿所述第二方向将存储在所述第二数据寄存器中的所述第k个第二图像数据顺序地且进一步输出到所述第二数模转换器。12.根据权利要求11所述的显示装置，其中，在所述第一高时段的部分中同时执行将所述第k个第二图像数据顺序地存储在所述第二数据寄存器中的第一锁存操作和将所述第k个第二图像数据顺序地输出到所述第二数模转换器的第二锁存操作。13.根据权利要求11所述的显示装置，其中，在所述第二高时段的部分中同时执行将所述第k+1个第二图像数据顺序地存储在所述第二数据寄存器中的第一锁存操作和将所述第k个第二图像数据顺序地输出到所述第二数模转换器的第二锁存操作。14.根据权利要求12或13所述的显示装置，其中，当横坐标轴表示沿所述第一方向的面板位置并且纵坐标轴表示时间时，连接面板位置处的所述第一锁存操作的定时的第一曲线图和连接面板位置处的所述第二锁存操作的定时的第二曲线图随着时间向左和向上上升。15.根据权利要求14所述的显示装置，其中，所述第一曲线图的斜率不同于所述第二曲线图的斜率。16.根据权利要求4或10所述的显示装置，其中，所述数据使能信号的低时段的至少一部分与源极输出使能信号的高时段重叠，在所述源极输出使能信号的高时段之后的所述源极输出使能信号的低时段中沿所述第一方向顺序地执行第一数模转换器的第一模拟输出，并且在所述源极输出使能信号的低时段中沿所述第二方向顺序地执行第二数模转换器的第二模拟输出。17.根据权利要求16所述的显示装置，其中，所述数据使能信号的低时段短于所述源极输出使能信号的高时段。18.一种显示装置的数据处理方法，所述显示装置包括显示面板，所述显示面板包括包含第一像素的第一表面和包含第二像素的第二表面，所述第一表面在其面板中心处接触所述第二表面，所述数据处理方法包括：在所述第一表面的面板边缘处沿面对所述面板中心的第一方向顺序地锁存要被施加到所述第一表面的第一图像数据，以及在所述第二表面的面板边缘处沿面对所述面板中心的第二方向顺序地锁存要被施加到所述第二表面的第二图像数据，
其中，所述第一方向与所述第二方向相反。

技术总结

一种显示装置包括：显示面板，包括包含第一像素的第一表面和包含第二像素的第二表面，第一表面在其面板中心处接触第二表面；第一源极集成电路(IC)，在第一表面的面板边缘处沿面对面板中心的第一方向顺序地锁存要被施加到第一表面的第一图像数据；以及第二源极IC，在第二表面的面板边缘处沿面对面板中心的第二方向顺序地锁存要被施加到第二表面的第二图像数据，其中，第一方向与第二方向相反。第一方向与第二方向相反。第一方向与第二方向相反。