阻抗测试电路、装置和方法与流程

1.本发明涉及显示面板测试技术领域，尤其涉及一种阻抗测试电路、装置和方法。

背景技术：

2.igzo(indium gallium zinc oxide)铟镓锌氧化物用于薄膜晶体管技术中的沟道层材料。igzo技术是指在tft-lcd(thin film transistor liquid crystal display，薄膜晶体管液晶显示器)有源层之上，镀上一层金属氧化物，是基于tft驱动的改进技术。其特点是高迁移率，约为10cm2/vs，可提高tft对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率(＞240hz)；同时更快的响应速度也大大的提高了像素的行扫描速率，可实现超高分辨率；同时，可缩小晶体管尺寸，提高像素开口率，提高亮度，降低功耗。igzo在低温条件下制备非晶结构，使得大尺寸均一性好，同时非晶态及高透光性也为其在柔性显示及透明显示方面提供了基础。
3.但是，采用igzo技术制作的tft oxide(氧化物薄膜晶体管)容易出现dgs(data gate short，交叉线不良)缺陷。dgs为tft显示产品点灯测试时出现的交叉线不良，多发生在栅极层和源、漏极层交叠的区域，其产生机理为产品慢溢物增多或在电场、高温、水汽等条件作用下的cu异物生长。而且，dgs由于cu生长而具有进行性，因此，在出货前对存在dgs的显示面板进行拦截就十分关键。
4.因此，需要一种能够检测显示面板的dgs缺陷的方法。

技术实现要素：

5.本发明的主要目的是提供一种阻抗测试电路、装置和方法，以通过检测显示面板两端的电压来判断显示面板是否存在dgs缺陷。
6.本发明提供一种阻抗测试电路，阻抗测试电路包括：阻抗采样电阻，阻抗采样电阻的第一端连接第一节点，第一节点连接第一参考电位；电流放大模块，电流放大模块的输入端连接阻抗采样电阻的第二端；电压放大模块，电压放大模块的输入端连接电流放大模块的输出端，电压放大模块的输出端连接第二节点；其中，待测阻抗连接在第一节点与第二节点之间，且与阻抗采样电阻、电流放大模块和电压放大模块所在的支路并联。
7.在一实施例中，电流放大模块包括：运算放大器、电流采样电阻和反馈电阻；其中，运算放大器的正输入端连接阻抗采样电阻的第二端以及电流采样电阻的第一端，电流采样电阻的第二端连接第二参考电位，运算放大器的负输入端连接反馈电阻的第一端，反馈电阻的第二端连接运算放大器的输出端。
8.在一实施例中，电压放大模块包括：高压发生器，高压发生器包括：高压变压器、二极管、保护电阻、电容器、电流表和避雷器；其中，高压变压器的次级线圈的第一端与二极管的负极共同连接电流放大模块的输出端，高压变压器的次级线圈的第二端连接电容器的第一端以及避雷器的底端，二极管的正极连接保护电阻的第一端，保护电阻的第二端连接电容器的第二端以及避雷器的顶端；其中，电流表连接在保护电阻与避雷器的顶端之间。
9.在一实施例中，还包括：电压检测装置，用于检测第一节点与第二节点之间的电压差值；控制器，控制器用于根据第一节点与第二节点之间的电压差值来判断待测阻抗是否满足预设要求。
10.本发明提供一种阻抗测试装置，包括：上述的阻抗测试电路；第一阻抗测试针模，第一阻抗测试针模的第一端连接阻抗测试电路的第一节点；第二阻抗测试针模，第二阻抗测试针模的第一端连接阻抗测试电路的第二节点；其中，待测阻抗连接在第一阻抗测试针模的第二端与第二阻抗测试针模的第二端之间。
11.在一实施例中，还包括：阻抗测试开关，阻抗测试开关的第一端连接阻抗测试电路的第一节点，阻抗测试开关的第二端连接第一参考电位。
12.在一实施例中，阻抗测试开关包括点触式开关。
13.在一实施例中，在阻抗测试电路包括控制器的情况下，阻抗测试装置还包括：报警器，报警器与控制器连接，用于在控制器确定待测阻抗不满足预设要求时，进行报警。
14.在一实施例中，待测阻抗包括待测显示面板；待测阻抗连接在第一阻抗测试针模的第二端与第二阻抗测试针模的第二端之间，包括：待测显示面板的ito层连接在第一阻抗测试针模的第二端与第二阻抗测试针模的第二端之间。
15.本发明提供一种阻抗测试方法，应用于上述的阻抗测试电路或上述的阻抗测试装置，该方法包括：将待测阻抗连接在第一节点与第二节点之间，并分别获取第一节点和第二节点的电压；计算第一节点与第二节点之间的电压差值，将电压差值与预设电压阈值进行比较，当电压差值大于预设电压阈值时，确定待测阻抗不满足预设要求。
16.本发明通过电流放大模块和电压放大模块的共同作用，能够灵敏地测试出待测阻抗的阻抗是否在预设范围，实现对panel(显示面板)是否存在dgs缺陷的有效快速检测。
附图说明
17.构成本技术的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定，在附图中：
18.图1为根据本技术一实施例的阻抗测试电路的示意图；
19.图2为根据本技术一实施例的阻抗测试装置的测试原理示意图；
20.图3为根据本技术一实施例的第一和第二阻抗测试针模与导电层的连接位置示意图；
21.图4为根据本技术一实施例的阻抗测试装置的外观示意图；
22.图5为相关技术中的jig治具(java information group信息处理设备)的外观示意图；
23.图6为根据本技术一实施例的电流放大器的示意图；
24.图7为根据本技术一实施例的电压放大器的示意图；
25.图8为根据本技术一实施例的mcu(microcontroller unit，单片机)的结构示意图；
26.图9为根据本技术一实施例的第一和第二阻抗测试针模的结构示意图；
27.图10为根据本技术一实施例的报警器的示意图。
具体实施方式
28.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
29.具有信赖性风险的dgs异常panel，其panel内部因cu生长或异物导致panel整体阻抗和正常品存在差异。现有技术中也没有本技术公开的阻抗测试方案，使得具有dgs的panel在信赖性实验或产品长期使用后才会发现dgs，给客户造成较差的使用体验，引起客户投诉。dgs在终端中的表现为显示屏十字交叉线不良。因此，设计本技术的阻抗测试方案，以对产线上dgs异常的panel进行拦截。
30.实施例一
31.本实施例提供一种阻抗测试电路，图1为根据本技术一实施例的阻抗测试电路的示意图。如图1所示，本实施例的阻抗测试电路可以包括：阻抗采样电阻rx，阻抗采样电阻rx的第一端连接第一节点a，第一节点a连接第一参考电位；电流放大模块110，电流放大模块110的输入端连接阻抗采样电阻rx的第二端；电压放大模块120，电压放大模块120的输入端连接电流放大模块110的输出端，电压放大模块120的输出端连接第二节点b；其中，待测阻抗连接在第一节点a与第二节点b之间，且与阻抗采样电阻rx、电流放大模块110及电压放大模块120所在的支路并联。
32.利用本实施例的阻抗测试电路，可以通过第一节点a向待测阻抗施加一输入电压，同时，通过第一节点向阻抗采样电阻rx、电流放大模块110和电压放大模块120所在的支路施加一相同的输入电压vin。通过检测第二节点b的电压vout来确定第一节点a与第二节点b之间的电压差值v，由于并联电路两端电压相等，可以根据该电压差值判断待测阻抗是否偏大。阻抗属于与电路结构有关的参数，在具有电阻、电感和电容的电路里，对电路中的电流所起的阻碍作用叫做阻抗。
33.待测阻抗可以是待测panel的内部阻抗。dgs是由于panel内部cu异物生长或存在慢溢物所导致的。没有cu异物或慢溢物的panel，其整体阻抗基本不发生变化，并处于相对偏低的水平；cu异物或慢溢物的存在则会使得panel的阻抗大于没有cu异物或慢溢物的panel。因此，可以通过测试panel的分压来确定待测panel的阻抗，进而根据待测panel的阻抗判断待测panel是否存在cu异物或慢溢物，即待测panel是否存在dgs。
34.如图1所示，可以由产线pg(power generation，电源产生机制)输入pcba(printed circuit board assembly，印制电路板)的第一节点power ic(power integrated circuit，电源芯片)电压vin，v为vout与vin之间的电压差值，可以通过电压表或电压传感器等设备来检测vout与vin之间的电压差值。如果待测panel不存在dgs，即待测panel内部阻抗偏小，则v为一相对较小的值；如果待测panel存在dgs，即待测panel内部阻抗偏大，则v为一相对较大的值。从而，可以根据v值的大小来判断待测panel是否存在dgs。
35.利用本实施例的方案，可以通过测试panel的内部阻抗来判断panel是否存在dgs。若没有cu异物等不良的屏，其内部阻抗是基本不变的，而如果panel内部有缺陷，存在异物等不良因子，则其内部阻抗会大于正常panel的内部阻抗。通过本实施例的方案可以将阻抗较大的产品(即具有dgs风险的panel)筛选出来。
36.存在dgs的panel与正常panel之间阻抗差异十分微弱，大概在毫欧级别，相应的，电压差异也十分微弱。在本实施方式中，通过电流放大模块和电压放大模块可以将微弱电
压放大若干倍，可以明确显示出存在dgs的panel与正常panel之间的电压差异，从而可以准确筛选出存在dgs的panel。
37.在一实施方式中，电流放大模块110可以包括：运算放大器、电流采样电阻111和反馈电阻rf；其中，运算放大器的正输入端连接阻抗采样电阻rx的第二端以及电流采样电阻111的第一端，电流采样电阻111的第二端连接第二参考电位，运算放大器的负输入端连接反馈电阻rf的第一端，反馈电阻rf的第二端连接运算放大器的输出端。其中，第二参考电位可以包括接地电位。
38.在一实施例中，如图1所示，电流采样电阻111可以包括两个电阻值相差较大的电阻r1和r2，例如，r1和r2的阻值分别为0.068ω和1ω。
39.在本实施方式中，通过运算放大器可以将通过阻抗采样电阻的电流放大，相应的，也会将待测阻抗的分压放大，使得待测阻抗的分压变化更明显，有利于更加准确地判断待测阻抗是否在正常值范围，从而可以利用本实施例的方案准确地筛选出存在dgs的panel。
40.当然，电流放大模块110也可以采用其他的一个或多个相互连接的器件，只要能够起到放大电流的效果即可，本技术对此不做限定。
41.在一实施方式中，电压放大模块120可以包括：高压发生器，高压发生器包括：高压变压器t、二极管d、保护电阻r、电容器c、电流表μa和避雷器cx；其中，高压变压器t的次级线圈的第一端与二极管d的负极共同连接电流放大模块的输出端，高压变压器t的次级线圈的第二端连接电容器c的第一端以及避雷器cx的底端，二极管d的正极连接保护电阻r的第一端，保护电阻r的第二端连接电容器c的第二端以及避雷器cx的顶端；其中，电流表μa连接在保护电阻r与避雷器cx的顶端之间。
42.在本实施方式中，通过高压发生器可以进一步将待测阻抗的分压放大，使得待测阻抗的分压变化更加明显，有利于更加准确地判断待测阻抗是否在正常值范围，从而可以利用本实施例的方案准确地筛选出存在dgs的panel。
43.当然，电压放大模块120也可以采用其他的一个或多个相互连接的器件，只要能够起到放大电压的效果即可，本技术对此不做限定。
44.在一实施方式中，阻抗测试电路还可以包括：电压检测装置(图中未示出)，用于检测第一节点与第二节点之间的电压差值；控制器(图中未示出)，控制器用于根据第一节点与第二节点之间的电压差值来判断待测阻抗是否满足预设要求。
45.其中，电压检测装置可以包括电压表、电压传感器等，本技术对此不做限定。
46.其中，预设要求可以根据实际需要进行设定，例如，可以事先标定正常的待测panel的分压，从而将该标定的分压作为预设电压阈值，预设要求可以是第一节点与第二节点之间的电压差值小于或等于预设电压阈值。当然，也可以设定其他的预设要求，本技术对此不做限定。
47.在阻抗测试电路中集成控制器，可以由控制器执行判断待测阻抗是否满足预设要求的步骤，从而直接输出判断结果，提高了阻抗测试电路的便捷性。
48.虽然本实施例以待测panel的内部阻抗为例对本实施例的方案进行了说明，但是，待测阻抗也可以是其他阻抗，本技术对此不做具体限定。
49.本实施例通过电流放大模块和电压放大模块的共同作用，能够灵敏地测试出待测阻抗的阻抗是否在预设范围，可以实现对panel是否存在dgs缺陷的有效快速检测。
50.实施例二
51.本实施例提供一种阻抗测试装置，图2为根据本技术一实施例的阻抗测试装置的测试原理示意图。
52.如图2所示，本实施例的阻抗测试装置可以包括：上述的阻抗测试电路1；第一阻抗测试针模2，第一阻抗测试针模2的第一端连接阻抗测试电路的第一节点a；第二阻抗测试针模3，第二阻抗测试针模3的第一端连接阻抗测试电路的第二节点b；其中，待测阻抗连接在第一阻抗测试针模2的第二端与第二阻抗测试针模3的第二端之间。
53.如图3所示，对于待测阻抗panel而言，pol(polarizer，偏光片)层与glass玻璃层边界之间的间距大约为1mm，第一阻抗测试针模2和第二阻抗测试针模3可以压接在该大约宽度为1mm的ito(indium tin oxide，铟锡氧化物)层。
54.通过第一阻抗测试针模2和第二阻抗测试针模3可以将待测panel固定，并向待测panel输入电压。
55.在一实施方式中，本实施例的阻抗测试装置还可以包括：阻抗测试开关4，阻抗测试开关4的第一端连接阻抗测试电路的第一节点a，阻抗测试开关4的第二端连接第一参考电位。
56.通过阻抗测试开关4，可以控制阻抗测试电路的通断。
57.在一实施方式中，阻抗测试开关4可以包括点触式开关，即每按压一次会触发一次测试动作。
58.通过点触式开关，能够避免待测阻抗因为长期通电而损坏。
59.在一实施方式中，在阻抗测试电路包括控制器的情况下，阻抗测试装置还包括：报警器5，报警器5与控制器连接，用于在控制器确定待测阻抗不满足预设要求时，进行报警。
60.通过报警器进行报警，能够及时通知相关人员对不满足预设要求的阻抗进行处理。
61.阻抗测试电路1、第一阻抗测试针模2、第二阻抗测试针模3、阻抗测试开关4以及报警器5在阻抗测试装置中的位置如图4所示。两个阻抗测试针模设置在两侧，从而可以将待测panel并联到测试电路。图4中的阻抗测试装置可以是jig治具，可以通过jig治具的第一阻抗测试针模与panel的pcba connect连接，以向panel输入vin。
62.阻抗测试针模中的探针接触panel的导电层，该导电层可以是公共电极层，进一步，公共电极可以是ito，ito公共电极(glass层上的ito，整个面都会镀ito，该ito可以是back ito(back indium tin oxide表面氧化铟锡)，主要作用是与panel gnd(panel ground屏幕接地)通过ag胶连接在一起，形成接地电场，起到释放panel内部电荷以及panel电场屏蔽的作用，液晶的显示模式可以是ads(advanced super dimension switch，高级超维场转换技术)模式)，两个阻抗测试针模整体连接阻抗测试电路。(阻抗测试针膜与panel接触位置可以改变，在整个panel左右边缘非贴pol区的裸漏ito位置均可，参考图3)。
63.图5为相关技术中的jig治具的外观示意图。现有技术中的点灯jig治具不具备阻抗测试的功能。
64.电流放大模块110可以是电流放大器，图6为根据本技术一实施例的电流放大器的示意图。电流放大器包括电源、电力电子电路、感性负载、控制器等部分，采用输出电流闭环控制，原始电流输入后通过电流采样电阻及三极管串并联电路进行电流调节。电力电子电
路集成在图6的左半部分111，感性负载、控制器集成图6右半部分112。
65.电压放大模块120可以是电压放大器，图7为根据本技术一实施例的电压放大器的示意图。通过电压放大器可以将弱电压升为高电压输出。
66.控制器130可以包括中央处理器、数字信号处理器、微处理器(microcontroller unit，mcu)或集成电路等，图8为根据本技术一实施例的mcu的结构示意图。mcu可以由中央处理单元(central processing unit，cpu)、存储器(rom及ram)和i/o接口组成。将阻抗测试程序利用下载器写入单片机的rom，在cpu运行阻抗测试程序时，如果电压差值高于预设电压阈值，则单片机显示其具体数据并控制蜂鸣器报警。
67.图9为根据本技术一实施例的第一和第二阻抗测试针模的结构示意图。如图9所示，在每个阻抗测试针模的垂直方向上开设有2个彼此绝缘的细长针孔201，在细长针孔201内对应穿设有可沿细长针孔201的孔壁伸缩的金属探针(在细长针孔201内未伸出)，通过弹性压头202压靠金属探针，使得金属探针与panel表面接触，从而进行panel的阻抗测试。
68.图10为根据本技术一实施例的报警器的示意图。在接收到mcu的报警信号时，交流信号通过绕在支架上的线包，从而在支架的芯柱上产生一交变的磁通，交变的磁通和磁环上的恒定磁通进行叠加，使钼片以给定的交流信号频率进行振动并配合共振腔进行报警，该报警器可以采用蜂鸣器。
69.在一实施方式中，待测阻抗可以包括待测显示面板；待测阻抗连接在第一阻抗测试针模2的第二端与第二阻抗测试针模3的第二端之间，可以包括：待测显示面板的ito层连接在第一阻抗测试针模2的第二端与第二阻抗测试针模3的第二端之间。
70.虽然本实施例以待测panel的内部阻抗为例对本实施例的方案进行了说明，但是，待测阻抗也可以是其他阻抗，本技术对此不做具体限定。
71.本实施例通过电流放大器和电压放大器的共同作用，能够灵敏地测试出待测阻抗的阻抗是否在预设范围，可以实现对panel是否存在dgs缺陷的有效快速检测。
72.实施例三
73.本实施例提供一种阻抗测试方法，应用于上述的阻抗测试电路或上述的阻抗测试装置，本实施例的阻抗测试方法可以包括：
74.s100：将待测阻抗连接在第一节点a与第二节点b之间，并分别获取第一节a点和第二节点b的电压。
75.s200：计算第一节点a与第二节点b之间的电压差值，将电压差值与预设电压阈值进行比较，当电压差值大于预设电压阈值时，确定待测阻抗不满足预设要求。
76.利用本实施例的方法，在待测阻抗是panel的情况下，可以通过测试panel的分压来确定待测panel的阻抗，进而根据待测panel的阻抗判断待测panel是否存在cu异物或慢溢物，即待测panel是否存在dgs。
77.虽然本实施例以待测panel的内部阻抗为例对本实施例的方案进行了说明，但是，待测阻抗也可以是其他阻抗，本技术对此不做具体限定。
78.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
79.需要说明的是，本技术的说明书和权利要求书及附图中的术语“第一”、“第二”等
是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换。
80.应当理解的是，本说明书中的示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。提供这些实施方式是为了使得本技术的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，而不应当理解为对本发明的限制。
81.虽然已经参考若干具体实施方式描述了本发明的精神和原理，但是应该理解，本发明并不限于所公开的具体实施方式，对各方面的划分也不意味着这些方面中的特征不能组合以进行受益，这种划分仅是为了表述的方便。本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。

技术特征：

1.一种阻抗测试电路，其特征在于，所述阻抗测试电路包括：阻抗采样电阻，所述阻抗采样电阻的第一端连接第一节点，所述第一节点连接第一参考电位；电流放大模块，所述电流放大模块的输入端连接所述阻抗采样电阻的第二端；电压放大模块，所述电压放大模块的输入端连接所述电流放大模块的输出端，所述电压放大模块的输出端连接第二节点；其中，待测阻抗连接在所述第一节点与所述第二节点之间，且与所述阻抗采样电阻、所述电流放大模块和所述电压放大模块所在的支路并联。2.根据权利要求1所述的阻抗测试电路，其特征在于，所述电流放大模块包括：运算放大器、电流采样电阻和反馈电阻；其中，所述运算放大器的正输入端连接所述阻抗采样电阻的第二端以及所述电流采样电阻的第一端，所述电流采样电阻的第二端连接第二参考电位，所述运算放大器的负输入端连接所述反馈电阻的第一端，所述反馈电阻的第二端连接所述运算放大器的输出端。3.根据权利要求1所述的阻抗测试电路，其特征在于，所述电压放大模块包括：高压发生器，所述高压发生器包括：高压变压器、二极管、保护电阻、电容器、电流表和避雷器；其中，所述高压变压器的次级线圈的第一端与所述二极管的负极共同连接所述电流放大模块的输出端，所述高压变压器的次级线圈的第二端连接所述电容器的第一端以及所述避雷器的底端，所述二极管的正极连接所述保护电阻的第一端，所述保护电阻的第二端连接所述电容器的第二端以及所述避雷器的顶端；其中，所述电流表连接在所述保护电阻与所述避雷器的顶端之间。4.根据权利要求1所述的阻抗测试电路，其特征在于，还包括：电压检测装置，用于检测所述第一节点与所述第二节点之间的电压差值；控制器，所述控制器用于根据所述第一节点与所述第二节点之间的电压差值来判断所述待测阻抗是否满足预设要求。5.一种阻抗测试装置，其特征在于，包括：如权利要求1至4中任一项所述的阻抗测试电路；第一阻抗测试针模，所述第一阻抗测试针模的第一端连接所述阻抗测试电路的第一节点；第二阻抗测试针模，所述第二阻抗测试针模的第一端连接所述阻抗测试电路的第二节点；其中，待测阻抗连接在所述第一阻抗测试针模的第二端与所述第二阻抗测试针模的第二端之间。6.根据权利要求5所述的阻抗测试装置，其特征在于，还包括：阻抗测试开关，所述阻抗测试开关的第一端连接所述阻抗测试电路的第一节点，所述阻抗测试开关的第二端连接第一参考电位。7.根据权利要求6所述的阻抗测试装置，其特征在于，所述阻抗测试开关包括点触式开关。8.根据权利要求5所述的阻抗测试装置，其特征在于，在所述阻抗测试电路包括控制器的情况下，所述阻抗测试装置还包括：
报警器，所述报警器与所述控制器连接，用于在所述控制器确定待测阻抗不满足预设要求时，进行报警。9.根据权利要求5所述的阻抗测试装置，其特征在于，所述待测阻抗包括待测显示面板；待测阻抗连接在所述第一阻抗测试针模的第二端与所述第二阻抗测试针模的第二端之间，包括：所述待测显示面板的导电层连接在所述第一阻抗测试针模的第二端与所述第二阻抗测试针模的第二端之间。10.一种阻抗测试方法，其特征在于，应用于如权利要求1至4中任一项所述的阻抗测试电路或如权利要求6至9中任一项所述的阻抗测试装置，所述方法包括：将待测阻抗连接在所述第一节点与所述第二节点之间，并分别获取所述第一节点和所述第二节点的电压；计算所述第一节点与所述第二节点之间的电压差值，将所述电压差值与预设电压阈值进行比较，当所述电压差值大于预设电压阈值时，确定待测阻抗不满足预设要求。

技术总结

本发明提供一种阻抗测试电路、装置和方法。所述阻抗测试电路包括：阻抗采样电阻，所述阻抗采样电阻的第一端连接第一节点，所述第一节点连接第一参考电位；电流放大模块，所述电流放大模块的输入端连接所述阻抗采样电阻的第二端；电压放大模块，所述电压放大模块的输入端连接所述电流放大模块的输出端，所述电压放大模块的输出端连接第二节点；其中，待测阻抗连接在所述第一节点与所述第二节点之间，且与阻抗采样电阻、电流放大模块和电压放大模块所在的支路并联。本发明通过电流放大模块和电压放大模块的共同作用，能够灵敏地测试出待测阻抗的阻抗是否在预设范围，实现对Panel是否存在DGS缺陷的有效快速检测。存在DGS缺陷的有效快速检测。存在DGS缺陷的有效快速检测。