首页 > 专利查询

像素和包括该像素的显示设备的制作方法

像素和包括该像素的显示设备
1.相关申请的交叉引用
2.本技术要求于2021年8月3日提交的韩国专利申请第10-2021-0101890号的权益，通过引用将该韩国专利申请并入本文，如同在此完全阐述一样。
技术领域
3.本公开内容涉及一种像素和包括该像素的显示设备。

背景技术：

4.随着信息技术的进步，作为用户和信息之间的连接媒介的显示设备的市场正在增加。除了用户之间基于信件的信息传递之外，各种类型的通信也很活跃。随着信息类型的改变，显示设备显示信息的性能正在提高。因此，诸如有机发光显示设备、液晶显示(lcd)设备、微型发光二极管(led)显示设备和量子点(qd)显示设备之类的各种类型的显示设备的使用正在增加。
5.在发光显示设备中，包括发光器件和驱动晶体管的像素布置为矩阵型，并且基于图像数据的灰度级来调整通过像素显示的图像的亮度。驱动晶体管基于施加在其栅极电极和源极电极之间的电压来控制在发光器件中流动的驱动电流。从发光器件发射的光量基于驱动电流而确定，而且图像的亮度基于从发光器件发射的光量而确定。
6.例如，在发光显示设备中，当栅极信号和数据信号被提供给子像素时，被选择的子像素的发光器件可发光，因而可显示图像。可基于有机材料或无机材料来实现发光器件。
7.发光显示设备基于从子像素的发光器件发出的光来显示图像，因而具有各种优点，但是需要提高控制子像素的发光的像素驱动电路的精度，从而提高图像质量。例如，可通过补偿像素驱动电路中包括的驱动晶体管的阈值电压来提高像素驱动电路的精度。
8.除了用于提供数据电压的驱动晶体管和开关晶体管之外，像素驱动电路还可包括补偿电路，补偿电路包括多个开关晶体管和电容器，并且可提供用于驱动补偿电路的多个扫描信号。
9.上述背景是本技术的发明人为了导出本公开内容所具有的，或者上述背景是在导出本公开内容时获得的技术信息。上述背景不必然是在应用本公开内容之前向公众公开的已知技术。

技术实现要素：

10.随着发光显示设备的分辨率和功耗增加，正在开发用于降低发光显示设备的功耗的驱动技术。为了降低功耗，可通过在特定时段期间降低帧速率而以低频驱动像素。
11.然而，为了提高低频驱动的图像质量特性，需要增加用于驱动像素补偿电路的栅极控制信号的数量，由此，产生并提供栅极控制信号的栅极驱动电路的设计面积增加，从而难以实现窄边框。
12.此外，由于在低频驱动中用于在栅极驱动电路中产生多个栅极控制信号的时钟的
切换，所以存在降低功耗的效果减小的问题。
13.本公开内容的一方面旨在提供一种像素和包括该像素的显示设备，其中通过在相邻水平行中共享栅极控制信号来减少像素驱动电路所需的栅极控制信号的数量，因而实现了窄边框并且降低了功耗。
14.本公开内容的其他优点和特征将部分地在下面的描述中阐述并且将部分地对本领域普通技术人员来说在查看以下内容时变得显而易见，或者可从本公开内容的实践中获知。本公开内容的目的和其他优点可通过书面描述及其权利要求以及附图中具体指出的结构来实现和获得。
15.为了实现这些和其他优点并且根据本公开内容的目的，如本文所体现和广泛描述的，提供了一种像素，包括：发光器件；和像素电路，所述像素电路连接到第一栅极控制线、第二栅极控制线和第三栅极控制线以及所述发光器件，所述像素电路包括第一节点、第二节点、第三节点和第四节点，其中所述像素电路包括：驱动晶体管，所述驱动晶体管连接到所述第一节点至所述第三节点；第一晶体管，所述第一晶体管连接到所述第一栅极控制线以及所述第一节点和所述第二节点；第二晶体管，所述第二晶体管连接到所述第二栅极控制线、所述第二节点和第一驱动电压线；第三晶体管，所述第三晶体管连接到所述第一栅极控制线、所述第三节点和所述第四节点；第四晶体管，所述第四晶体管连接到所述第一栅极控制线、所述第四节点和初始化电压线；第五晶体管，所述第五晶体管连接到所述第三栅极控制线、所述第三节点和数据线；以及存储电容器，所述存储电容器设置在所述第一节点和所述第四节点之间。
16.在本公开内容的另一个方面，提供了一种显示设备，包括：显示面板，所述显示面板包括显示区域和设置在所述显示区域附近的非显示区域，在所述显示区域中沿第一方向和与所述第一方向交叉的第二方向布置有多个像素；以及栅极驱动器，所述栅极驱动器设置在所述非显示区域中以给所述多个像素中的每一个提供扫描信号、第一发光控制信号和第二发光控制信号，其中所述多个像素之中的在所述第二方向上彼此相邻的两个像素共享所述第一发光控制信号和所述第二发光控制信号中的一个或更多个。
17.在本公开内容的另一个方面，提供了一种显示设备，包括：显示面板，所述显示面板包括显示区域以及之间具有所述显示区域的彼此平行的第一非显示区域和第二非显示区域，在所述显示区域中布置有彼此垂直相邻的第n像素和第n+1像素，n是1或更大的奇数；第一栅极驱动器，所述第一栅极驱动器在所述第一非显示区域中给所述第n像素和所述第n+1像素提供第一发光控制信号；以及第二栅极驱动器，所述第二栅极驱动器在所述第二非显示区域中给所述第n像素和所述第n+1像素提供第二发光控制信号，其中所述第n像素和所述第n+1像素中的每一个基于所述第一发光控制信号和所述第二发光控制信号而发光。
18.应当理解，本公开内容的前述一般描述和以下详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本公开内容的进一步解释。
附图说明
19.附图用于提供对本公开内容的进一步理解并且被并入本技术且构成本技术的一部分，这些附图示出了本公开内容的实施方式并且与说明书一起用于解释本公开内容的原理。在附图中：
20.图1是根据本公开内容实施方式的显示设备的框图；
21.图2是根据本公开内容实施方式的像素电路和发光器件的电路图；
22.图3是根据本公开内容实施方式的特定节点的电压和输入至像素电路的栅极信号的波形图；
23.图4至图8是用于描述根据本公开内容实施方式的像素电路的驱动方法的图；
24.图9是图解根据本公开内容实施方式的栅极驱动电路的一部分的框图；并且
25.图10是根据本公开内容实施方式的特定节点的电压和输入至每个垂直相邻像素的像素电路的栅极信号和的波形图。
具体实施方式
26.本公开内容的优点和特征及其实施方法将通过以下结合附图描述的实施方式而更加清楚。然而，本公开内容可以以不同的形式实施并且不应被解释为限于在此阐述的实施方式。相反，提供这些实施方式是为了使本公开内容彻底和完整，并且将本公开内容的范围充分传达给本领域技术人员。此外，本公开内容仅由权利要求的范围限定。
27.在用于描述本公开内容的实施方式的附图中公开的形状、尺寸、比例、角度和数量仅是示例，因此，本公开内容不限于所示出的细节。在整个申请中，相同的附图标记指代相同的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开内容的重点时，将省略详细描述。
28.在使用本技术中描述的“包含”、“具有”和“包括”的情况下，除非使用了“仅～”，否则可添加另一部分。除非另有说明，否则单数形式的术语可包括复数形式。
29.在解释要素时，该要素被解释为包括误差范围，尽管没有进行明确的描述。
30.在描述位置关系时，例如，当位置关系被描述为“在～上”、“在～之上”、“在～之下”和“在～旁边”时，除非使用了“恰好”或“直接”，否则可在两个部分之间布置另外的一个或多个部分。
31.在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“下一个”和“之前”时，除非“正好”或使用“直接”，否则可包括不连续的情况。
32.应当理解，尽管在本文中可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件分开。例如，可将第一元件称为第二元件，类似地，可将第二元件称为第一元件，而不脱离本公开内容的范围。
33.术语“第一水平轴方向”、“第二水平轴方向”和“垂直轴方向”不应仅基于各个方向彼此垂直的几何关系来解释，并且可指作为在本公开内容的部件能够功能操作的范围内具有更宽方向性的方向。
34.术语“至少一个”应理解为包括一个或多个相关列出的项目的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或多个以及第一项、第二项或第三项提出的所有项的组合。
35.本公开内容的各种实施方式的特征可以部分地或整体地彼此耦合或组合，并且可以以各种方式彼此互操作并且如本领域技术人员能够充分理解的在技术上驱动。本公开内容实施方式可彼此独立实施，也可以以相互依存的关系共同实施。
36.在此，设置在显示面板的基板上的像素电路和栅极驱动电路可用n型或p型晶体管
实现。例如，晶体管可实现为具有n型或p型金属氧化物半导体场效应晶体管(mosfet)结构的晶体管。晶体管可以是包括栅极电极、源极电极和漏极电极的三电极元件。晶体管的源极电极和漏极电极可不固定并且可基于被施加的电压而在它们之间切换。
37.用作开关元件的晶体管的栅极信号可在栅极导通电压和栅极截止电压之间摆动。栅极导通电压可设为用于导通晶体管的电压，并且栅极截止电压可设为用于截止晶体管的电压。在n型晶体管中，栅极导通电压可以是具有第一电压电平的栅极高电压(vgh)，而栅极截止电压可以是具有比栅极高电压(vgh)低的第二电压电平的栅极低电压(vgl)。在p型晶体管中，栅极导通电压可以是具有第二电压电平的栅极低电压(vgl)，而栅极截止电压可以是具有第一电压电平的栅极高电压(vgh)。
38.可在栅极驱动电路和像素电路之间至少设置第一栅极控制线、第二栅极控制线和第三栅极控制线。提供给第一栅极控制线的信号可被称为第一信号、第一栅极信号、第一栅极控制信号或第一发光控制信号。此外，提供给第二栅极控制线的信号可被称为第二信号、第二栅极信号、第二栅极控制信号或第二发光控制信号。此外，提供给第三栅极控制线的信号可被称为第三信号、第三栅极信号、第三栅极控制信号或第三发光控制信号。在下面的描述中，提供给第一栅极控制线的信号可被称为“第一发光控制信号”，提供给第二栅极控制线的信号可被称为“第二发光控制信号”，并且提供给第三栅极控制线的信号可被称为“扫描信号”。
39.下文中，将参照附图详细描述根据本公开内容的像素和包括该像素的显示设备的优选实施方式。在可能的情况下，将在整个附图中使用相同的附图标记来指代相同或相似的部分。由于为了便于描述，附图中所示出的每个元件的比例与实际比例不同，所以本公开内容不限于所示出的比例。
40.图1是根据本公开内容实施方式的显示设备100的框图。
41.参照图1，根据本公开内容的实施方式的显示设备100可包括显示面板110和给显示面板110提供驱动信号的多个驱动电路，在显示面板110中布置有多条数据线dl和多条栅极线gl并且布置有连接到多条数据线dl和多条栅极线gl的多个像素px。
42.图解了多个像素px布置为矩阵型以构造像素阵列，但是本公开内容的实施方式不限于此，多个像素px可布置为各种类型。
43.驱动电路可包括给多条数据线dl提供数据信号的数据驱动电路120、给多条栅极线gl提供栅极信号的栅极驱动电路gd、以及控制数据驱动电路120和栅极驱动电路gd的控制器130。
44.显示面板110可包括显示图像的显示区域da和设置在显示区域da附近的非显示区域nda。多个像素px、将数据信号传送到多个像素px的数据线dl、以及将栅极信号传送到多个像素px的栅极线gl可布置在显示区域da中。
45.设置在显示区域da中的多条栅极线gl可延伸到非显示区域nda并且可电连接到栅极驱动电路gd。栅极线gl可将栅极驱动电路gd电连接到布置在第一方向(或行方向)上的多个像素px。此外，用于通过使用栅极驱动电路gd产生各种栅极信号或驱动多个像素px所需的栅极驱动相关线可布置在非显示区域nda中。例如，栅极驱动相关线可包括将高电平栅极电压传送到栅极驱动电路gd的一条或多条高电平栅极电压线、将低电平栅极电压传送到栅极驱动电路gd的一条或多条低电平栅极电压线、给栅极驱动电路gd传送多个时钟信号的多
条时钟线、以及给栅极驱动电路gd传送一个或多个起始信号的一条或多条起始线。
46.设置在显示区域da中的多条数据线dl可延伸到非显示区域nda并且可电连接到数据驱动电路120。数据线dl可将数据驱动电路120电连接到布置在与第一方向交叉的第二方向(或列方向)上的多个像素px并且可实现为单条线，或者可通过使用连接线经由接触孔连接多条线来实现。
47.在显示面板110中，多条数据线dl和多条栅极线gl可与像素阵列一起布置。如上所述，多条数据线dl和多条栅极线gl可布置成行或列，为了描述方便，可假定多条数据线dl布置成列并且多条栅极线gl布置成行。然而，本公开内容的实施方式不限于此。
48.控制器130可基于在每帧中实现的时序开始数据信号扫描，基于在数据驱动电路120中使用的数据信号格式来转换从外部输入的输入视频数据以输出转换的图像数据，并且基于扫描在适当的时间控制数据驱动电路120。
49.控制器130可与输入视频数据一起从外部接收包括垂直同步信号、水平同步信号、输入数据使能信号和时钟信号的时序信号。时序控制器130可接收时序信号以产生和输出用于控制数据驱动电路120和栅极驱动电路gd的控制信号。
50.例如，控制器130可输出包括源极启动脉冲、源极采样时钟和源极输出使能信号的用于控制数据驱动电路120的各种数据控制信号。源极启动脉冲可控制构成数据驱动电路120的一个或多个数据信号产生电路的数据采样开始时序。源极采样时钟可以是控制每个数据信号产生电路中的数据的采样时序的时钟信号。源极输出使能信号可控制数据驱动电路120的输出时序。
51.此外，控制器130可输出包括栅极起始脉冲、栅极移位时钟和栅极输出使能信号的用于控制栅极驱动电路gd的栅极控制信号。栅极起始脉冲可控制构成栅极驱动电路gd的一个或多个栅极信号产生电路的操作开始时序。栅极移位时钟可以是共同输入至一个或多个栅极信号产生电路并且可控制扫描信号的移位时序的时钟信号。栅极输出使能信号可指定关于一个或多个栅极信号产生电路的时序信息。
52.控制器130可以是在一般的显示设备技术中使用的时序控制器，或者可以是除了时序控制器之外还执行另外的控制功能的控制装置。
53.控制器130可实现为独立于数据驱动电路120的单独元件，或者控制器130和数据驱动电路120可集成并实现为一个集成电路(ic)。
54.数据驱动电路120可实现为包括一个或多个数据信号产生电路。数据信号产生电路可包括移位寄存器、锁存电路、数模转换器和输出缓冲器。根据情况，数据信号产生电路还可包括模数转换器。
55.数据信号产生电路可通过使用带式自动接合(tab)型、玻璃上芯片(cog)型或面板上芯片(cop)型连接到显示面板110的结合焊盘，或者可直接设置在显示面板110中并且可集成并设置在显示面板110中。此外，多个数据信号生成电路可实现为其中数据信号产生电路安装在连接到显示面板110的源极电路薄膜上的膜上芯片(cof)型。
56.栅极驱动电路gd可将栅极信号顺序地提供给多条栅极线gl以驱动连接到多条栅极线gl的多个像素px。栅极驱动电路gd可包括移位寄存器和电平转换器。
57.栅极驱动电路gd可通过使用tab型、cog型或cop型连接到显示面板110的结合焊盘，或者可实现为面板内栅极(gip)型并且可直接设置在显示面板110中。此外，多个栅极信
号产生电路可实现为其中栅极信号产生电路安装在连接到显示面板110的栅极电路膜上的cof型。栅极驱动电路gd可包括多个栅极信号产生电路，并且多个栅极信号产生电路可实现为gip类型并且可设置在显示面板110的非显示区域nda中。
58.栅极驱动电路gd可基于控制器130的控制而顺序地给多条栅极线gl提供栅极信号，栅极信号具有用于导通/截止晶体管的第一电压电平的栅极高电压vgh或具有用于导通/截止晶体管的第二电压电平的栅极低电压vgl。当通过栅极驱动电路gd给特定的栅极线提供信号时，数据驱动电路120可将从控制器130接收到的图像数据转换为模拟数据信号，并且可将模拟数据信号提供给多条数据线dl。
59.数据驱动电路120可设置在显示面板110的一侧。例如，数据驱动电路120可设置在显示面板110的上侧、下侧、左侧或右侧。此外，数据驱动电路120可基于驱动类型或面板设计类型设置在显示面板110的两侧。例如，数据驱动电路120可设置在显示面板110的上侧和下侧、或左侧和右侧。
60.栅极驱动电路gd可设置在显示面板110的一侧。例如，栅极驱动电路gd可设置在显示面板110的上侧、下侧、左侧或右侧。此外，栅极驱动电路gd可基于驱动类型或面板设计类型设置在显示面板110的两侧。例如，栅极驱动电路gd可设置在显示面板110的上侧和下侧、或左侧和右侧。栅极驱动电路gd可与制造像素px的薄膜晶体管(tft)的工序一起形成在基板的左侧和/或右侧非显示区域nda中，并且可基于单馈型操作以给多条栅极线gl的每一条栅极线gl提供栅极信号。或者，栅极驱动电路gd可形成在基板的左右非显示区域nda中的每一个中，并且可基于双馈型操作以给多条栅极线gl的每一条栅极线gl提供栅极信号。或者，栅极驱动电路gd可形成在基板的左右非显示区域nda中的每一个中，并且可基于隔行型进行操作以给多条栅极线gl的每一条栅极线gl提供栅极信号。
61.描述在显示面板110中多条栅极线gl布置在第一方向(或行方向)上并且多个像素px布置在与第一方向交叉的第二方向(或列方向)上的示例，因而假定数据驱动电路120设置在显示面板110的上侧并且栅极驱动电路gd设置在显示面板110的左侧和右侧来描述本公开内容。
62.设置在显示面板110中的多条栅极线gl可包括多条第一栅极控制线、多条第二栅极控制线和多条第三栅极控制线。第一栅极控制线、第二栅极控制线和第三栅极控制线可以是将不同种类的栅极信号传送到不同晶体管的栅极的线。例如，第一栅极控制线可以是传送第一发光控制信号的线，第二栅极控制线可以是传送第二发光控制信号的线，第三栅极控制线可以是传送扫描信号的线。
63.因此，栅极驱动电路gd可包括给栅极线gl的第一栅极控制线输出第一发光控制信号的多个第一发光控制驱动电路、给第二栅极控制线输出第二发光控制信号的多个第二发光控制驱动电路、以及给第三栅极控制线输出扫描信号的多个扫描驱动电路。
64.显示区域da中的布置在第二方向(或列方向)上的所有像素px被包括第一发光控制信号和第二发光控制信号以及扫描信号的栅极信号扫描且被施加数据信号各一次的时段可被称为一个帧周期。一个帧周期可分为扫描时段和在扫描时段之后的发光时段，在扫描时段中输入图像的数据通过连接到像素px的栅极线gl被施加到像素px，在发光时段中像素px基于第一发光控制信号和第二发光控制信号而发光。扫描时段可包括初始化时段和采样时段。此外，采样时段可包括编程时段。在扫描时段期间，像素电路中包括的节点可被初
始化，驱动晶体管的阈值电压可被补偿，并且数据电压可被充电；在发光时段期间，可执行发光操作。扫描时段可仅为大约几个水平扫描时段，并且一个帧周期的大部分会被发光时段占据。
65.图2是根据本公开内容实施方式的像素电路和发光器件的电路图。图2中所示的像素电路和发光器件表示图1所示的一个像素，并且下面将描述布置在第n水平行中的像素。
66.参照图2，用于将驱动电流传输到发光器件ed的像素电路可包括多个晶体管和电容器，并且可电连接到第一驱动电压vdd线、第二驱动电压vss线、初始化电压vini线、第一栅极控制线gl1、第二栅极控制线gl2、第三栅极控制线gl3和数据线dl。根据本公开内容实施方式的像素电路可以是用于补偿驱动晶体管dt的阈值电压的内部补偿电路。
67.发光器件ed可设置在连接到像素电路的第一电极(或阳极电极)和连接到第二驱动电压vss线的第二电极(或阴极电极)之间。根据实施方式的发光器件ed可包括有机发光单元、量子点发光单元或无机发光单元，或者可以包括微型发光二极管器件。发光器件ed可以利用从像素电路提供的数据电压发光。
68.像素电路可包括驱动晶体管dt、五个开关晶体管t1至t5和一个存储电容器c。像素电路可被提供有作为高电平电压的第一驱动电压vdd、作为低电平电压的第二驱动电压vss、作为源极电压的初始化电压vini，像素电路可通过栅极驱动电路gd而被提供有作为第一发光控制信号em1(n)的栅极信号、第二发光控制信号em2(n)和扫描信号scan(n)，并且像素电路可通过数据驱动电路120而被提供有数据电压vdata。第一发光控制信号em1(n)、第二发光控制信号em2(n)和扫描信号scan(n)可以是被施加到布置在第n水平行中的像素的栅极信号。
69.驱动晶体管dt可以是基于其栅极-源极电压vgs调节在发光器件ed中流动的电流的驱动元件，并且可包括连接到电容器c的一侧的第一节点n1、连接到第一晶体管t1和第二晶体管t2的第二节点n2、以及连接到第三晶体管t3和第五晶体管t5的第三节点n3。驱动晶体管dt可包括连接到第一节点n1的栅极电极、连接到第二节点n2的漏极电极、以及连接到第三节点n3的源极电极。
70.当第一晶体管tl和第二晶体管t2导通时，驱动晶体管dt可将第一驱动电压vdd存储在作为其栅极电极的第一节点n1中。此外，当在第一晶体管t1导通的状态下提供数据电压vdata时，可通过二极管连接将数据电压vdata施加到第一节点n1。此外，驱动晶体管dt可基于第一发光控制信号em1(n)和第二发光控制信号em2(n)给发光器件ed提供驱动电流，从而基于电流量调节发光器件ed的亮度。
71.第一晶体管tl可连接到第一栅极控制线gl1、第一节点n1和第二节点n2并且可经由第一栅极控制线gl1被第一发光控制信号em1(n)导通或截止。例如，第一晶体管t1可以是具有第一导电类型(或n型)的tft，当第一发光控制信号em1(n)是具有第一电压电平的栅极高电压vgh时，第一晶体管t1可导通。此外，当第一发光控制信号em1(n)是具有第二电压电平的栅极低电压vgl时，第一晶体管t1可截止。
72.因此，当第一发光控制信号em1(n)是栅极高电压vgh时，第一晶体管tl可导通并且可将驱动晶体管dt的采样电压或作为第二节点n2的高电平电压的第一驱动电压vdd传送至第一节点n1，因而可初始化施加到发光器件ed的数据电压vdata或者可施加数据电压vdata以对驱动晶体管dt的阈值电压vth进行采样。
73.第二晶体管t2可连接到第二栅极控制线gl2、第二节点n2和第一驱动电压vdd线，并且可经由第二栅极控制线gl2被第二发光控制信号em2(n)导通或截止。例如，第二晶体管t2可以是具有第二导电类型(或p型)的tft，当第二发光控制信号em2(n)是具有第二电压电平的栅极低电压vgl时，第二晶体管t2可导通。此外，当第二发光控制信号em2(n)是具有第一电压电平的栅极高电压vgh时，第二晶体管t2可截止。
74.因此，当第二发光控制信号em2(n)是栅极低电压vgl时，第二晶体管t2可导通并且可将第一驱动电压vdd线电连接到第二节点n2，因而第一驱动电压vdd可被提供给第二节点n2。因此，第二晶体管t2可基于数据电压vdata调节发光器件ed的电流量。
75.第三晶体管t3可连接到第一栅极控制线gl1、第三节点n3和连接到发光器件ed的阳极电极的第四节点n4，并且可经由第一栅极控制线gl1被第一发光控制信号em1(n)导通或截止。例如，第三晶体管t3可以是具有第二导电类型(或p型)的tft，当第一发光控制信号em1(n)是具有第二电压电平的栅极低电压vgl时，第三晶体管t3可导通。此外，当第一发光控制信号em1(n)是具有第一电压电平的栅极高电压vgh时，第三晶体管t3可截止。
76.因此，当第一发光控制信号em1(n)是栅极低电压vgl时，第三晶体管t3可导通并且可将第三节点n3电连接到第四节点n4，因而第三节点n3的电压可被提供给第四节点n4。因此，当第三晶体管t3、驱动晶体管dt和第二晶体管t2导通时，第一驱动电压vdd可被提供给驱动晶体管dt并且驱动电流可被提供给发光器件ed，因而发光器件ed可发光。
77.第四晶体管t4可连接到第一栅极控制线gl1、第四节点n4和初始化电压vini线，并且可经由第一栅极控制线gl1被第一发光控制信号em1(n)导通或截止。例如，第四晶体管t4可以是具有第一导电类型(或n型)的tft，当第一发光控制信号em1(n)是具有第一电压电平的栅极高电压vgh时，第四晶体管t4可导通。此外，当第一发光控制信号em1(n)是具有低于第一电压电平的第二电压电平的栅极低电压vgl时，第四晶体管t4可截止。
78.因此，当第一发光控制信号em1(n)是栅极高电压vgh时，第四晶体管t4可导通并且可将初始化电压vini线电连接到第四节点n4，因而可将初始化电压vini传送到第四节点n4，以初始化施加到发光器件ed的数据电压vdata。
79.第五晶体管t5可连接到第三栅极控制线gl3、第三节点n3和数据线dl，并且可经由第三栅极控制线gl3被扫描信号scan(n)导通或截止。例如，第五晶体管t5可以是具有第二导电类型(或p型)的tft，当扫描信号scan(n)是具有第二电压电平的栅极低电压vgl时，第五晶体管t5可导通。此外，当扫描信号scan(n)是具有第一电压电平的栅极高电压vgh时，第五晶体管t5可截止。
80.因此，当扫描信号scan(n)是栅极低电压vgl时，第五晶体管t5可导通并且可将数据线dl电连接到第三节点n3，因而数据电压vdata可被提供给第三节点n3。
81.电容器c可以是存储被施加到连接到驱动晶体管dt的栅极电极的第一节点n1的电压的存储电容器c，并且可设置在第二节点n1和连接到发光器件ed的阳极电极的第四节点n4之间。电容器c可连接到第一节点n1和第四节点n4，并且可存储驱动晶体管dt的栅极电极处的电压与提供给发光器件ed的阳极电极的电压之间的电压差。
82.根据本公开内容实施方式的像素电路可配置有其中驱动晶体管dt和第一至第五晶体管t1至t5中包括的半导体层包括不同的材料的多种类型的晶体管。
83.例如，在包括多种类型晶体管的像素电路中，包括晶体硅的半导体层的tft可包括
包含ltps的低温多晶硅(ltps)tft，并且包括氧化物的半导体层的tft可包括包含低温多晶氧化物(ltpo)的氧化物半导体tft。
84.在根据本公开内容实施方式的像素电路中，驱动晶体管dt以及第一晶体管t1至第五晶体管t5之中的驱动晶体管dt、第一晶体管t1和第四晶体管t4可各自配置为具有第一导电类型(或者n型)的tft，并且第二晶体管t2、第三晶体管t3和第五晶体管t5可各自配置为具有第二导电类型(或p型)的tft。例如，驱动晶体管dt可配置为具有第一导电类型(或n型)的氧化物半导体tft，第一晶体管t1和第四晶体管t4可各自配置为具有第一导电类型(或n型)的ltps tft或氧化物半导体tft，并且第二晶体管t2、第三晶体管t3和第五晶体管t5可各自配置为具有第二导电类型(或p型)的ltps tft。
85.多晶硅半导体材料可具有较高的电子迁移率(100cm2/vs或更高)，因而可具有低功耗和优异的可靠性。氧化物半导体材料可具有较低的截止电流，因而导通时间短并且可保持较长的截止时间。因此，在根据本公开内容实施方式的像素电路中，需要精确控制电流并且需要在用于低功耗驱动的低频驱动中的低漏电流的驱动晶体管dt以及第一晶体管t1和第四晶体管t4可各自实现为具有第一导电类型(或n型)的氧化物半导体tft，并且设置在电流的供应路径中并且需要快速且稳定的驱动特性的第二晶体管t2、第三晶体管t3和第五晶体管t5可各自实现为具有第二导电类型(或p型)的ltps tft。此外，连接到同一第一栅极控制线gl1的第一晶体管t1和第四晶体管t4可各自实现为具有第一导电类型(或n型)的tft，并且第三晶体管t3可实现为具有第二导电类型(或p型)的tft，因而可最小化栅极驱动电路和栅极线的结构。
86.因此，在根据本公开内容的实施方式的显示设备中，可布置具有适于构造像素电路的晶体管所需性能的特性的tft以共享栅极控制信号，因而可执行用于低功耗驱动的低频驱动，并且可最小化栅极驱动电路和栅极线的构造，从而实现窄边框并且改善功耗。
87.图3是根据本公开内容实施方式的特定节点的电压和输入至像素电路的栅极信号的波形图，图4至图8是用于描述根据本公开内容实施方式的像素电路的驱动方法的图。图3中所示的波形图涉及图2中所示的像素，并且用于描述设置在第n水平行中的像素。
88.参照图3以及图4至图8，根据本公开内容实施方式的像素电路可在第一区间
①
、第二区间
②
、第三区间
③
、第四区间
④
和第五区间
⑤
中分开驱动。例如，布置在第n水平行中的每个像素可被通过第一至第五区间
①
、
②
、
③
、
④
和
⑤
提供数据电压vdata并且可发光。根据实施方式，第一至第五区间
①
、
②
、
③
、
④
和
⑤
中的每一个的时间可不同地改变。
89.输入至像素电路的栅极信号可包括经由第一栅极控制线gl1施加的第一发光控制信号em1(n)、经由第二栅极控制线gl2施加的第二发光控制信号em2(n)和经由第三栅极控制线gl3施加的扫描信号scan(n)。
90.第一发光控制信号em1(n)可在第一至第三区间
①
、
②
和
③
中具有第一电压电平的栅极高电压vgh，并且可在第四区间
④
和第五区间
⑤
中具有与第一电压电平不同的第二电压电平的栅极低电压vgl。
91.第二发光控制信号em2(n)可具有与第一发光控制信号em1(n)相同的时段，具有与第一发光控制信号em1(n)的相位重叠的相位，在第二区间至第四区间
②
、
③
和
④
中具有第一电压电平的栅极高电压vgh，并且在第一区间
①
和第五区间
⑤
中具有第二电压电平的栅极低电压vgl。
92.扫描信号scan(n)可在第一区间
①
以及第三区间至第五区间
③
、
④
和
⑤
中具有第一电压电平的栅极高电压vgh，并且可在第二区间
②
中具有第二电压电平的栅极低电压vgl。在第一发光控制信号em1(n)的相位与第二发光控制信号em2(n)的相位重叠的区间中，具有栅极低电压vgl的扫描信号scan(n)的脉冲可在一帧中具有一个水平时段1h的时段。根据实施方式，扫描信号scan(n)的脉冲时段可不同地改变。
93.下文中，将参照图4至图8描述像素电路在每个驱动时段中的操作。
94.首先，在第一区间
①
开始的时间，第一发光控制信号em1(n)可上升并且可具有栅极高电压vgh，第二发光控制信号em2(n)可保持栅极低电压vgl，并且扫描信号scan(n)可保持栅极高电压vgh。如图4中所示，在第一区间
①
期间，基于第一发光控制信号em1(n)的栅极高电压vgh，第一晶体管t1和第四晶体管t4可导通并且第三晶体管t3可截止；基于第二发光控制信号em2(n)的栅极低电压vgl，第二晶体管t2可导通；并且基于扫描信号scan(n)的栅极高电压vgh，第五晶体管t5可截止。
95.因此，初始化电压vini可通过第四晶体管t4提供给第四节点n4，并且通过第二晶体管t2施加给第二节点n2的第一驱动电压vdd可通过第一晶体管t1提供给第一节点n1。就是说，当初始化电压vini被提供给连接到发光器件ed的阳极电极的第四节点n4时，施加到发光器件ed的数据电压vdata可被初始化，并且第一驱动电压vdd可被提供给连接到驱动晶体管dt的栅极电极的第一节点n1。
96.在第二区间
②
开始的时间，扫描信号scan(n)可下降并且可具有栅极低电压vgl，第一发光控制信号em1(n)可保持栅极高电压vgh，并且第二发光控制信号em2(n)可上升到栅极高电压vgh并且可保持栅极高电压vgh。此时，第二发光控制信号em2(n)可在第二区间
②
开始之前首先上升到栅极高电压vgh，因而第二发光控制信号em2(n)和扫描信号scan(n)可不混合。第二发光控制信号em2(n)首先上升的时段可以是大约一个水平时段1h，但是本公开内容的实施方式不限于此。如图5中所示，在第二区间
②
期间，基于第一发光控制信号em1(n)的栅极高电压vgh，第一晶体管t1和第四晶体管t4可导通并且第三晶体管t3可截止；基于第二发光控制信号em2(n)的栅极高电压vgh，第二晶体管t2可截止；并且基于扫描信号scan(n)的栅极低电压vgl，第五晶体管t5可导通。
97.因此，可通过第五晶体管t5将数据电压vdata提供给第三节点n3。此外，当第二晶体管t2截止并且第一晶体管t1导通时，驱动晶体管dt的第一节点n1和第二节点n2可彼此连接，因而驱动晶体管dt的栅极-源极电压vgs可通过二极管连接而被采样为驱动晶体管dt的阈值电压vth。此外，随着第四晶体管t4导通，初始化电压vini可被提供给第四节点n4，并且数据电压vdata和驱动晶体管dt的阈值电压vth之和与初始化电压vini之间的电压差“vdata+vth-vini”可被存储在电容器c中。因此，在第二区间
②
期间，第一节点n1和第二节点n2中的每一个的电压可收敛到作为数据电压vdata和驱动晶体管dt的阈值电压vth之和的电压，第三节点n3的电压可以是数据电压vdata，并且第四节点n4的电压可以是初始化电压vini。
98.在第三区间
③
开始的时间，扫描信号scan(n)可上升并且可具有栅极高电压vgh，第一发光控制信号em1(n)可保持栅极高电压vgh，并且第二发光控制信号em2(n)可保持栅极高电压vgh。如图6中所示，在第三区间
③
期间，基于第一发光控制信号em1(n)的栅极高电压vgh，第一晶体管t1和第四晶体管t4可导通并且第三晶体管t3可截止；基于第二发光控制
信号em2(n)的栅极高电压vgh，第二晶体管t2可截止；并且基于扫描信号scan(n)的栅极高电压vgh，第五晶体管t5可截止。
99.因此，当第二晶体管t2、第三晶体管t3和第五晶体管t5截止时，被采样或施加电压的第一节点n1、第二节点n2、第三节点n3和第四节点n4中的每一个可在第二区间
②
中浮置，并且可保持每个节点的电压。
100.在第四区间
④
开始的时间，第一发光控制信号em1(n)可下降并且可具有栅极低电压vgl，第二发光控制信号em2(n)可保持栅极高电压vgh，并且扫描信号scan(n)可保持栅极高电压vgh。如图7中所示，在第四时段
④
期间，仅第三晶体管t3可导通，并且第一、第二、第四和第五晶体管t1、t2、t4和t5可截止。因此，第三晶体管t3可导通并且可连接到第三节点n3和第四节点n4，并且由第三节点n3保持的数据电压vdata可提供给第四节点n4。
101.在第五区间
⑤
开始的时间，第二发光控制信号em2(n)可下降并且可具有栅极低电压vgl，第一发光控制信号em1(n)可保持栅极低电压vgl，并且扫描信号scan(n)可保持栅极高电压vgh。如图8中所示，在第五区间
⑤
期间，第一、第四和第五晶体管t1、t4和t5可截止，并且第二晶体管t2和第三晶体管t3可导通。此外，驱动晶体管dt可通过驱动晶体管dt的阈值电压vth和存储在第一节点n1中的数据电压vdata的电压之和而导通，因而可形成驱动电流从第一驱动电压vdd线流到发光器件ed的路径。就是说，驱动电流可通过在第五区间
⑤
期间导通的驱动晶体管dt、第二晶体管t2和第三晶体管t3流到发光器件ed。此外，在第五区间
⑤
中，驱动晶体管dt的栅极-源极电压vgs可被称为数据电压vdata，并且可补偿驱动晶体管dt的阈值电压vth，因而可基于驱动晶体管dt的数据电压vdata的电平来调整驱动电流的电平，并且发光器件ed可利用驱动电流发光，从而增加亮度。
102.图9是图解根据本公开内容实施方式的栅极驱动电路的一部分的框图。图9中所示的栅极驱动电路表示图1中所示的栅极驱动电路gd的一部分，并且用于描述与布置在显示面板110中的像素之中的布置在第n至第n+3水平行中的像素对应的栅极驱动电路的级。
103.结合图1来参照图9，根据本公开内容实施方式的栅极驱动电路gd可包括多个栅极信号产生电路，多个栅极信号产生电路包括与布置在每个水平行中的像素px对应的级st。例如，栅极驱动电路gd可包括输出多个第一发光控制信号em1的多个第一发光控制驱动电路em1 st(n/n+1)和em1 st(n+2/n+3)，输出多个第二发光控制信号em2的多个第二发光控制驱动电路em2 st(n/n+1)和em2 st(n+2/n+3)，以及输出多个扫描信号scan的多个扫描驱动电路scan st(n)、scan st(n+1)、scan st(n+2)、scan st(n+3)。
104.如图9中所示，栅极驱动电路gd可分开设置在以显示面板110的显示区域da为基准划分的左侧非显示区域nda和右侧非显示区域nda中。例如，栅极驱动电路gd可包括设置在左侧非显示区域nda中的第一栅极驱动电路gd_r和设置在右侧非显示区域nda中的第二栅极驱动电路gd_l。
105.第一栅极驱动电路gd_r和第二栅极驱动电路gd_l可配置为输出具有不同时序的栅极信号，并且可以是具有相同结构的电路或者可以是输出不同栅极信号的不同电路。
106.第一栅极驱动电路gd_r和第二栅极驱动电路gd_l中的每一个可包括多个第一发光控制驱动电路em1 st(n/n+1)和em1 st(n+2/n+3)、多个第二发光控制驱动电路em2 st(n/n+1)和em2 st(n+2/n+3)、以及多个扫描驱动电路scan st(n)、scan st(n+1)、scan st(n+2)和scan st(n+3)。例如，第一栅极驱动电路gd_r可包括第二发光控制驱动电路em2 st
(n/n+1)和em2 st(n+2/n+3)以及一些扫描驱动电路scan st(n)和scan st(n+2)，第二栅极驱动电路gd_l可包括第一发光控制驱动电路em1 st(n/n+1)和em1 st(n+2/n+3)以及一些扫描驱动电路scan st(n+1)和scan st(n+3)。
107.第一发光控制驱动电路em1 st(n/n+1)和em1 st(n+2/n+3)可设置在右侧非显示区域中并且可具有从属连接结构，此外，第一发光控制驱动电路em1 st(n/n+1)和em1 st(n+2/n+3)中的每一个可接收至少一个前一级或下一级的输出信号作为输入信号。第一发光控制驱动电路em1 st(n/n+1)和em1 st(n+2/n+3)可共享时钟信号em1 clk1和em1 clk2以及驱动电压vgh和vgl，并且起始信号em1 vst可施加至前一级的第一发光控制驱动电路em1 st(n/n+1)。第一发光控制驱动电路em1 st(n/n+1)和em1 st(n+2/n+3)中的每一个可提供由布置在彼此垂直相邻的水平行中的像素共享的第一发光控制信号。例如，第一发光控制驱动电路em1 st(n/n+1)可将第一发光控制信号提供给布置在第n水平行中的像素line(n)px和布置在第n+1水平行中的像素line(n+1)px，并且另一个第一发光控制驱动电路em1 st(n+2/n+3)可将第一发光控制信号提供给布置在第n+2水平行中的像素line(n+2)px和布置在第n+3水平行中的像素line(n+3)px。就是说，第一发光控制驱动电路em1 st(n/n+1)和em1 st(n+2/n+3)中的每一个可配置为提供由布置在两个相邻水平行中的像素共享的第一发光控制信号，因而可设计成每个电路级在水平方向上的宽度小于每个电路级在垂直方向上的宽度的结构，从而减小显示面板的边框面积。
108.第二发光控制驱动电路em2 st(n/n+1)和em2 st(n+2/n+3)可设置在左侧非显示区域中并且可具有从属连接结构，此外，第二发光控制驱动电路em2 st(n/n+1)和em2 st(n+2/n+3)中的每一个可接收至少一个前一级或下一级的输出信号作为输入信号。第二发光控制驱动电路em2 st(n/n+1)和em2 st(n+2/n+3)可共享时钟信号em2 clk1和em2 clk2以及驱动电压vgh和vgl，并且起始信号em2 vst可施加至前一级的第二发光控制驱动电路em2 st(n/n+1)。第二发光控制驱动电路em2 st(n/n+1)和em2 st(n+2/n+3)中的每一个可提供由布置在彼此垂直相邻的水平行中的像素共享的第二发光控制信号。例如，第二发光控制驱动电路em2 st(n/n+1)可将第二发光控制信号提供给布置在第n水平行中的像素line(n)px和布置在第n+1水平行中的像素line(n+1)px，另一个第二发光控制驱动电路em2 st(n+2/n+3)可将第二发光控制信号提供给布置在第n+2水平行中的像素line(n+2)px和布置在第n+3水平行中的像素line(n+3)个px。就是说，第二发光控制驱动电路em2 st(n/n+1)和em2 st(n+2/n+3)中的每一个可配置为提供由布置在两个相邻水平行中的像素共享的第一发光控制信号，因而可设计成每个电路级在水平方向上的宽度小于每个电路级在垂直方向上的宽度的结构，从而减小显示面板的边框面积。
109.扫描驱动电路scan st(n)、scan st(n+1)、scan st(n+2)和scan st(n+3)可分开设置在左侧非显示区域和右侧非显示区域中，并且在每个区域中可具有从属连接的结构，此外，每个扫描驱动电路可接收至少前一级或下一级的输出信号作为输入信号。扫描驱动电路scan st(n)、scan st(n+1)、scan st(n+2)和scan st(n+3)可共享时钟信号scan clk1和scan clk2以及驱动电压vgh和vgl，并且起始信号scan vst可施加至前一级的扫描驱动电路scan st(n)。扫描驱动电路scan st(n)、scan st(n+1)、scan st(n+2)和scan st(n+3)可将扫描信号顺序地提供给布置在每个水平行中的像素。扫描驱动电路scan st(n)、scan st(n+1)、scan st(n+2)和scan st(n+3)可交替布置在左侧非显示区域和右侧非显示区域
中。例如，与布置在第n水平行中的像素line(n)px对应的扫描驱动电路scan st(n)可设置在左侧非显示区域，与布置在第n+1水平行中的像素line(n+1)px对应的扫描驱动电路scan st(n+1)可设置在右侧非显示区域，与布置在n+2水平行中的像素line(n+2)px对应的扫描驱动电路scan st(n+2)可设置在左侧非显示区域中，与设置在第n+3水平行中的像素line(n+3)px对应的扫描驱动电路scan st(n+3)可设置在右侧非显示区域中。就是说，扫描驱动电路scan st(n)、scan st(n+1)、scan st(n+2)和scan st(n+3)可分开设置在左侧非显示区域和左侧非显示区域中，因而可设计成每个电路级在水平方向上的宽度小于每个电路级在垂直方向上的宽度的结构，从而减小显示面板的边框面积。
110.图10是根据本公开内容实施方式的特定节点的电压和输入至垂直相邻的像素的每一个的像素电路的栅极信号的波形图。图10中所示的波形图涉及彼此垂直相邻的像素，并且用于描述设置在第n水平行中的像素和设置在第n+1水平行的像素。
111.参照图10，根据本公开内容实施方式的垂直相邻像素的每一个的像素电路可在第一区间
①
、第二区间
②
'和
②
"、第三区间
③
'和
③
"、第四区间
④
、以及第五区间
⑤
中分开驱动。例如，布置在第n水平行中的每个像素可被通过第一至第五区间
①
、
②
'、
③
'、
④
和
⑤
提供数据电压vdata并且可发光，并且布置在第n+1水平行中的每个像素可被通过第一至第五区间
①
、
②
"、
③
"、
④
和
⑤
提供数据电压vdata并且可发光。在此，布置在第n水平行中的每个像素可被称为第n像素，并且布置在第n+1水平行中的每个像素可被称为第n+1像素。第n像素和第n+1像素中的每一个可在第一区间
①
、第二区间
②
'和
②
"、第三区间
③
'和
③
"、第四区间
④
和第五区间
⑤
中的第一区间
①
、第四区间
④
和第五区间
⑤
中被相同地驱动，并且可在第二区间
②
'和
②
"以及第三区间
③
'和
③
"中被不同地驱动。例如，与第n像素的第二区间
②
'和第三区间
③
'相比，可以以相反的次序驱动第n+1像素的第二区间
②
"和第三区间
③
"。就是说，第n像素可首先在第二区间
②
'中被驱动，然后可在第三区间
③
'中被驱动，并且第n+1像素可首先在第三区间
③
"中被驱动，随后可在第二区间
②
"中被驱动。根据实施方式，第n像素的第一至第五区间
①
、
②
'、
③
'、
④
和
⑤
以及第n+1像素的第一至第五区间
①
、
②
"、
③
"、
④
和
⑤
的时间可不同地改变。
112.输入至彼此垂直相邻的第n像素和第n+1像素的像素电路的栅极信号可包括经由第一栅极控制线gl1施加的第一发光控制信号em1(n/n+1)、经由第二栅极控制线gl2施加的发光控制信号em2(n/n+1)以及经由第三栅极控制线gl3施加的扫描信号scan(n)和scan(n+1)。
113.第一发光控制信号em1(n/n+1)可被第n像素和第n+1像素共享并被施加，对第n像素的驱动区间来说，第一发光控制信号em1(n/n+1)可在第一至第三区间
①
、
②
'和
③
'中具有第一电压电平的栅极高电压vgh，并且可在第四区间
④
和第五区间
⑤
中具有不同于第一电压电平的第二电压电平的栅极低电压vgl。此外，对第n+1像素的驱动区间来说，第一发光控制信号em1(n/n+1)可在第一、第三和第二区间
①
、
③
"和
②
"中具有第一电压电平的栅极高电压vgh，并且可在第四区间
④
和第五区间
⑤
中具有不同于第一电压电平的第二电压电平的栅极低电压vgl。
114.第二发光控制信号em2(n/n+1)可被第n像素和第n+1像素共享并且被施加，并且可具有与第一发光控制信号em1(n/n+1)相同的时段和与第一发光控制信号em1(n/n+1)的相位重叠的相位，此外，对第n像素的驱动区间来说，第二发光控制信号em2(n/n+1)可在第二
至第四区间
②
'、
③
'和
④
中具有第一电压电平的栅极高电压vgh，并且可在第一区间
①
和第五区间
⑤
中具有第二电压电平的栅极低电压vgl。此外，对第n+1像素的驱动区间来说，第二发光控制信号em2(n/n+1)可在第三、第二和第四区间
③
"、
②
"和
④
中具有第一电压电平的栅极高电压vgh，并且可在第一区间
①
和第五区间
⑤
中具有第二电压电平的栅极低电压vgl。
115.扫描信号scan(n)和scan(n+1)可包括对应于第n像素的第n扫描信号scan(n)和对应于第n+1像素的第n+1扫描信号scan(n+1)。在其中第一发光控制信号em1(n/n+1)和第二发光控制信号em2(n/n+1)在栅极高电压vgh中彼此重叠的区间中，第n扫描信号scan(n)和第n+1扫描信号scan(n+1)可不彼此重叠。第n扫描信号scan(n)可在第n像素的第一区间
①
和第三至第五区间
③
'、
④
和
⑤
中具有第一电压电平的栅极高电压vgh，并且可在第二区间
②
'中具有第二电压电平的栅极低电压vgl。此外，第n+1扫描信号scan(n+1)可在第n+1像素的第一区间
①
和第三至第五区间
③
"、
④
和
⑤
中具有第一电压电平的栅极高电压vgh，并且可在第二区间
②
"中具有第二电压电平的栅极低电压vgl。
116.因此，在其中第一发光控制信号em1(n/n+1)和第二发光控制信号em2(n/n+1)在具有第一电压电平的栅极高电压vgh中彼此重叠的区间中，第n像素和第n+1像素中的每一个的第二区间
②
'和
②
"以及第三区间
③
'和
③
"可重叠。此外，第n像素和第n+1像素中的每一个的第二区间
②
'和
②
"可以是在其中第一发光控制信号em1(n/n+1)和第二发光控制信号em2(n/n+1)在具有第一电压电平的栅极高电压vgh中彼此重叠的区间中扫描信号scan(n)和scan(n+1)中的每一个具有第二电压电平的栅极低电压vgl的区间，并且第n像素和第n+1像素中的每一个的第三区间
③
'和
③
"可以是其中第一发光控制信号em1(n/n+1)和第二发光控制信号em2(n/n+1)在具有第一电压电平的栅极高电压vgh中彼此重叠的区间中的除第二区间
②
'和
②
"之外的区间。
117.下文中，将参照图4至图8描述像素电路在第n像素和第n+1像素中的每一个的驱动区间中的操作。第n像素的像素电路的操作可与上面参照图3给出的描述相同，因而下面仅将描述第n+1像素的像素电路的操作并省略重复的说明。
118.首先，在第n+1像素的第一区间
①
开始的时间，第一发光控制信号em1(n/n+1)可上升并且可具有栅极高电压vgh，第二发光控制信号信号em2(n/n+1)可保持栅极低电压vgl，并且扫描信号scan(n+1)可保持栅极高电压vgh。如图4中所示，在第一区间
①
期间，基于第一发光控制信号em1(n/n+1)的栅极高电压vgh，第一晶体管t1和第四晶体管t4可导通并且第三晶体管t3可截止；基于第二发光控制信号em2(n/n+1)的栅极低电压vgl，第二晶体管t2可导通；基于扫描信号scan(n)+1的栅极高电压vgh，第五晶体管t5可截止。
119.因此，初始化电压vini可通过第四晶体管t4提供给第四节点n4，并且通过第二晶体管t2施加给第二节点n2的第一驱动电压vdd可通过第一晶体管t1提供给第一节点n1。就是说，当初始化电压vini被提供给连接到发光器件ed的阳极电极的第四节点n4时，施加到发光器件ed的数据电压vdata可被初始化，并且第一驱动电压vdd可被提供给连接到驱动晶体管dt的栅极电极的第一节点n1。
120.与第n像素不同，在第n+1像素中，可先执行第三区间
③
"，并且可在随后执行第二区间
②
"。在第n+1像素的第三区间
③
"期间，扫描信号scan(n+1)可保持栅极高电压vgh，第一发光控制信号em1(n/n+1)可保持栅极高电压vgh，并且第二发光控制信号em2(n/n+1)可
上升到栅极高电压vgh并且可保持栅极高电压vgh。如图6中所示，在第三区间
③
"期间，基于第一发光控制信号em1(n/n+1)的栅极高电压vgh，第一晶体管t1和第四晶体管t4可导通并且第三晶体管t3可截止；基于第二发光控制信号em2(n/n+1)的栅极高电压vgh，第二晶体管t2可截止；并且基于扫描信号scan(n+1)的栅极高电压vgh，第五晶体管t5可截止。
121.因此，第二晶体管t2、第三晶体管t3和第五晶体管t5可截止，因而在第一区间
①
中初始化的第一节点n1、第二节点n2、第三节点n3和第四节点n4的电压可保持。
122.在第n+1像素的第二区间
②
"开始的时间，扫描信号scan(n+1)可下降并且可具有栅极低电压vgl、第一发光控制信号em1(n/+1)可保持栅极高电压vgh，并且第二发光控制信号em2(n/n+1)可保持栅极高电压vgh。此时，第n+1像素的扫描信号scan(n+1)的时间可具有在第n像素的扫描信号scan(n)再次上升的时间之后的特定区间，因而扫描信号scan(n)和scan(n+1)可不混合。扫描信号scan(n)和scan(n+1)之间的区间可在大约一个水平时段1h内，但本公开内容实施方式不限于此。如图5中所示，在第二区间
②
"期间，基于第一发光控制信号em1(n/n+1)的栅极高电压vgh，第一晶体管t1和第四晶体管t4可导通并且第三晶体管t3可截止；基于第二发光控制信号em2(n/n+1)的栅极高电压vgh，第二晶体管t2可截止；基于扫描信号scan(n+1)的栅极低电压vgl，第五晶体管t5可导通。
123.因此，可通过第五晶体管t5将数据电压vdata提供给第三节点n3。此外，当第二晶体管t2截止并且第一晶体管t1导通时，驱动晶体管dt的第一节点n1和第二节点n2可彼此连接，因而驱动晶体管dt的栅极-源极电压vgs可通过二极管连接而被采样为驱动晶体管dt的阈值电压vth。此外，随着第四晶体管t4导通，初始化电压vini可被提供给第四节点n4，并且数据电压vdata和驱动晶体管dt的阈值电压vth之和与初始化电压vini之间的电压差“vdata+vth-vini”可被存储在电容器c中。因此，在第二区间
②
"期间，第一节点n1和第二节点n2中的每一个的电压可收敛到作为数据电压vdata和驱动晶体管dt的阈值电压vth之和的电压，第三节点n3的电压可以是数据电压vdata，并且第四节点n4的电压可以是初始化电压vini。
124.在第n+1像素的第四区间
④
开始的时间，扫描信号scan(n+1)可上升并且可具有栅极高电压vgh，第一发光控制信号em1(n/n+1)可下降并且可具有栅极低电压vgl，第二发光控制信号em2(n/n+1)可保持栅极高电压vgh。如图7中所示，在第四时段
④
期间，仅第三晶体管t3可导通，并且第一、第二、第四和第五晶体管t1、t2、t4和t5可截止。因此，第三晶体管t3可导通并且可连接到第三节点n3和第四节点n4，并且由第三节点n3保持的数据电压vdata可提供给第四节点n4。
125.在第五区间
⑤
开始的时间，第二发光控制信号em1(n/n+1)可下降并且可具有栅极低电压vgl，第一发光控制信号em1(n/n+1)可保持栅极低电压vgl，并且扫描信号scan(n+1)可保持栅极高电压vgh。如图8中所示，在第五区间
⑤
期间，第一、第四和第五晶体管t1、t4和t5可截止，并且第二晶体管t2和第三晶体管t3可导通。此外，驱动晶体管dt可通过驱动晶体管dt的阈值电压vth和存储在第一节点n1中的数据电压vdata的电压之和而导通，因而可形成驱动电流从第一驱动电压vdd线流到发光器件ed的路径。就是说，驱动电流可通过在第五区间
⑤
期间导通的驱动晶体管dt、第二晶体管t2和第三晶体管t3流到发光器件ed。此外，在第五区间
⑤
中，驱动晶体管dt的栅极-源极电压vgs可被称为数据电压vdata，并且可补偿驱动晶体管dt的阈值电压vth，因而可基于驱动晶体管dt的数据电压vdata的电平来调整驱动
电流的电平，并且发光器件ed可利用驱动电流发光，从而增加亮度。
126.因此，在根据本公开内容实施方式的显示设备中，可布置具有适于构成像素电路的晶体管所需性能的特性的tft，因而布置在垂直相邻的水平行中的像素可共享第一发光控制信号和第二发光控制信号。因此，可执行用于低功耗驱动的低频驱动，并且可最小化栅极驱动电路和栅极线的构造，从而实现窄边框并且改善功耗。
127.根据本公开内容实施方式的像素和包括该像素的显示设备可描述如下。
128.根据本公开内容实施方式的像素可包括：发光器件；和像素电路，所述像素电路连接到第一栅极控制线、第二栅极控制线和第三栅极控制线以及所述发光器件，所述像素电路包括第一节点、第二节点、第三节点和第四节点，其中所述像素电路包括：驱动晶体管，所述驱动晶体管连接到所述第一节点至所述第三节点；第一晶体管，所述第一晶体管连接到所述第一栅极控制线以及所述第一节点和所述第二节点；第二晶体管，所述第二晶体管连接到所述第二栅极控制线、所述第二节点和第一驱动电压线；第三晶体管，所述第三晶体管连接到所述第一栅极控制线、所述第三节点和所述第四节点；第四晶体管，所述第四晶体管连接到所述第一栅极控制线、所述第四节点和初始化电压线；第五晶体管，所述第五晶体管连接到所述第三栅极控制线、所述第三节点和数据线；以及存储电容器，所述存储电容器设置在所述第一节点和所述第四节点之间。
129.在根据本公开内容实施方式的像素中，所述驱动晶体管和所述第一晶体管至所述第五晶体管中的一些晶体管可具有第一导电类型，并且其他晶体管可具有与所述第一导电类型不同的第二导电类型。
130.在根据本公开内容实施方式的像素中，所述驱动晶体管以及所述第一晶体管和第四晶体管可具有所述第一导电类型，并且所述第二晶体管、所述第三晶体管和所述第五晶体管可具有所述第二导电类型。
131.在根据本公开内容实施方式的像素中，所述驱动晶体管和所述第一晶体管至所述第五晶体管中的一些晶体管可包括包含氧化物的氧化物半导体层，并且其他晶体管可包括包含晶体硅的硅半导体层。
132.在根据本公开内容实施方式的像素中，所述驱动晶体管可包括具有所述第一导电类型的氧化物半导体层。
133.在根据本公开内容实施方式的像素中，所述第一晶体管和所述第四晶体管可包括具有所述第一导电类型的氧化物半导体层。
134.在根据本公开内容实施方式的像素中，所述第二晶体管、所述第三晶体管和所述第五晶体管可包括具有所述第二导电类型的硅半导体层。
135.在根据本公开内容实施方式的像素中，所述像素电路可在第一区间、第二区间、第三区间、第四区间和第五区间被驱动，所述第一栅极控制线的信号可在所述第一区间至所述第三区间中具有第一电压电平并且可在所述第四区间和所述第五区间中具有与所述第一电压电平不同的第二电压电平，所述第二栅极控制线的信号可在所述第二区间至所述第四区间中具有所述第一电压电平并且可在所述第一区间和所述第五区间中具有所述第二电压电平，并且所述第三栅极控制线的信号可在所述第一区间以及所述第三区间至所述第五区间中具有所述第一电压电平，并且可在所述第二区间中具有所述第二电压电平。
136.在根据本公开内容实施方式的像素中，所述第一晶体管可仅在所述第一区间至所
述第五区间之中的所述第一区间至所述第三区间中导通，所述第二晶体管可仅在所述第一区间至所述第五区间之中的所述第一区间和所述第五区间中导通，所述第三晶体管可仅在所述第一区间至所述第五区间之中的所述第四区间和所述第五区间中导通，所述第四晶体管可仅在所述第一区间至所述第五区间之中的所述第一区间至所述第三区间中导通，并且所述第五晶体管可仅在所述第一区间至所述第五区间之中的所述第二区间中导通。
137.在根据本公开内容实施方式的像素中，所述第一导电类型是n型，并且所述第二导电类型是p型。
138.根据本公开内容实施方式的显示设备可包括：显示面板，所述显示面板包括显示区域和设置在所述显示区域附近的非显示区域，在所述显示区域中沿第一方向和与所述第一方向交叉的第二方向布置有多个像素；以及栅极驱动器，所述栅极驱动器设置在所述非显示区域中以给所述多个像素中的每一个提供扫描信号、第一发光控制信号和第二发光控制信号，其中所述多个像素之中的在所述第二方向上彼此相邻的两个像素共享所述第一发光控制信号和所述第二发光控制信号中的一个或更多个。
139.在根据本公开内容实施方式的显示设备中，所述多个像素中的每一个可包括像素电路，所述像素电路包括发光器件、驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管和存储电容器，并且所述驱动晶体管和所述第一晶体管至所述第五晶体管中的一些晶体管可具有第一导电类型，并且其他晶体管可具有与所述第一导电类型不同的第二导电类型。
140.在根据本公开内容实施方式的显示设备中，所述驱动晶体管和所述第一晶体管至所述第五晶体管中的一些晶体管可包括包含氧化物的氧化物半导体层，并且其他晶体管可包括包含晶体硅的硅半导体层。
141.在根据本公开内容实施方式的显示设备中，所述驱动晶体管和所述第一晶体管至所述第五晶体管中的所述驱动晶体管可包括具有所述第一导电类型的氧化物半导体层，所述第一晶体管和所述第四晶体管可包括具有所述第一导电类型的氧化物半导体层或硅半导体层，并且所述第二晶体管、所述第三晶体管和所述第五晶体管可包括具有所述第二导电类型的硅半导体层。
142.在根据本公开内容实施方式的显示设备中，所述栅极驱动器可给所述多个像素中的每一个提供第一发光控制信号、第二发光控制信号、以及具有第一电压电平和与所述第一电压电平不同的第二电压电平的扫描信号，可给在所述第二方向上彼此相邻的两个像素提供共享的所述第一发光控制信号和所述第二发光控制信号，并且可给所述两个像素提供不同的扫描信号。
143.在根据本公开内容实施方式的显示设备中，所述第一发光控制信号和所述第二发光控制信号可在具有所述第一电压电平的区间中部分地重叠，并且给所述两个像素提供的扫描信号可在具有所述第二电压电平的区间中不重叠。
144.在根据本公开内容实施方式的显示设备中，所述多个像素中的每一个的像素电路可在第一区间、第二区间、第三区间、第四区间和第五区间被驱动，并且所述两个像素中的每一个的像素电路可在所述第一区间至所述第五区间中的所述第一区间、所述第四区间和所述第五区间中被相同地驱动，并且可在所述第二区间和所述第三区间中被不同地驱动。
145.在根据本公开内容实施方式的显示设备中，所述两个像素中的每一个的所述第二
区间和所述第三区间可与其中所述第一发光控制信号和所述第二发光控制信号具有所述第一电压电平的区间重叠，所述两个像素中的每一个的所述第二区间可以是在其中所述第一发光控制信号和所述第二发光控制信号具有所述第一电压电平的区间中每个扫描信号具有所述第二电压电平的区间，并且所述两个像素中的每一个的所述第三区间可以是其中所述第一发光控制信号和所述第二发光控制信号具有所述第一电压电平的区间中的除所述第二区间之外的区间。
146.在根据本公开内容实施方式的显示设备中，所述第一导电类型是n型，并且所述第二导电类型是p型。
147.根据本公开内容实施方式的显示设备可包括：显示面板，所述显示面板包括显示区域以及之间具有所述显示区域的彼此平行的第一非显示区域和第二非显示区域，在所述显示区域中布置有彼此垂直相邻的第n像素和第n+1像素，n是1或更大的奇数；第一栅极驱动器，所述第一栅极驱动器在所述第一非显示区域中给所述第n像素和所述第n+1像素提供第一发光控制信号；以及第二栅极驱动器，所述第二栅极驱动器在所述第二非显示区域中给所述第n像素和所述第n+1像素提供第二发光控制信号，其中所述第n像素和所述第n+1像素中的每一个基于所述第一发光控制信号和所述第二发光控制信号而发光。
148.在根据本公开内容实施方式的显示设备中，所述第一栅极驱动器可包括第一发光控制驱动电路和第n扫描驱动电路，所述第一发光控制驱动电路提供由所述第n像素和第n+1像素共享的所述第一发光控制信号，所述第n扫描驱动电路给所述第n像素提供第n扫描信号，并且所述第二栅极驱动器可包括第二发光控制驱动电路和第n+1扫描驱动电路，所述第二发光控制驱动电路提供由所述第n像素和所述第n+1像素共享的所述第二发光控制信号，所述第n+1扫描驱动电路给所述第n+1像素提供第n+1扫描信号。
149.在根据本公开内容实施方式的显示设备中，所述第一发光控制信号、所述第二发光控制信号、所述第n扫描信号和所述第n+1扫描信号可具有第一电压电平和与所述第一电压电平不同的第二电压电平，所述第一发光控制信号和所述第二发光控制信号可在具有所述第一电压电平的区间中部分地重叠，并且在其中所述第一发光控制信号和所述第二发光控制信号在所述第一电压电平中重叠的区间中，所述第n扫描信号和所述第n+1扫描信号可具有不重叠的所述第二电压电平。
150.在根据本公开内容的像素和包括该像素的显示设备中，可通过在相邻水平行中共享栅极控制信号来减少像素驱动电路所需的栅极控制信号的数量，因此，可实现窄边框并且可降低功耗。
151.对本领域技术人员来说将显见的是，上述本公开内容不受上述实施方式和附图的限制，并且可在不背离本公开内容的精神和范围的情况下在本公开内容中做出各种替换、修改和变化。因此，本公开内容的范围由所附权利要求限定，并且旨在从权利要求的含义、范围和等同概念衍生的所有变化或修改都落入本公开内容的范围内。

技术特征：

1.一种像素，包括：发光器件；和像素电路，所述像素电路连接到第一栅极控制线、第二栅极控制线和第三栅极控制线以及所述发光器件，所述像素电路包括第一节点、第二节点、第三节点和第四节点，其中所述像素电路包括：驱动晶体管，所述驱动晶体管连接到所述第一节点至所述第三节点；第一晶体管，所述第一晶体管连接到所述第一栅极控制线以及所述第一节点和所述第二节点；第二晶体管，所述第二晶体管连接到所述第二栅极控制线、所述第二节点和第一驱动电压线；第三晶体管，所述第三晶体管连接到所述第一栅极控制线、所述第三节点和所述第四节点；第四晶体管，所述第四晶体管连接到所述第一栅极控制线、所述第四节点和初始化电压线；第五晶体管，所述第五晶体管连接到所述第三栅极控制线、所述第三节点和数据线；以及存储电容器，所述存储电容器设置在所述第一节点和所述第四节点之间。2.根据权利要求1所述的像素，其中所述驱动晶体管和所述第一晶体管至所述第五晶体管中的一些晶体管具有第一导电类型，并且其他晶体管具有与所述第一导电类型不同的第二导电类型。3.根据权利要求2所述的像素，其中所述驱动晶体管以及所述第一晶体管和第四晶体管具有所述第一导电类型，并且所述第二晶体管、所述第三晶体管和所述第五晶体管具有所述第二导电类型。4.根据权利要求2所述的像素，其中所述驱动晶体管和所述第一晶体管至所述第五晶体管中的一些晶体管包括包含氧化物的氧化物半导体层，并且其他晶体管包括包含晶体硅的硅半导体层。5.根据权利要求4所述的像素，其中所述驱动晶体管包括具有所述第一导电类型的氧化物半导体层。6.根据权利要求5所述的像素，其中所述第一晶体管和所述第四晶体管包括具有所述第一导电类型的氧化物半导体层。7.根据权利要求4所述的像素，其中所述第二晶体管、所述第三晶体管和所述第五晶体管包括具有所述第二导电类型的硅半导体层。8.根据权利要求1所述的像素，其中所述像素电路在第一区间、第二区间、第三区间、第四区间和第五区间被驱动，所述第一栅极控制线的信号在所述第一区间至所述第三区间中具有第一电压电平并且在所述第四区间和所述第五区间中具有与所述第一电压电平不同的第二电压电平，所述第二栅极控制线的信号在所述第二区间至所述第四区间中具有所述第一电压电平并且在所述第一区间和所述第五区间中具有所述第二电压电平，并且所述第三栅极控制线的信号在所述第一区间以及所述第三区间至所述第五区间中具
有所述第一电压电平，并且在所述第二区间中具有所述第二电压电平。9.一种显示设备，包括：显示面板，所述显示面板包括显示区域和设置在所述显示区域附近的非显示区域，在所述显示区域中沿第一方向和与所述第一方向交叉的第二方向布置有多个像素；以及栅极驱动器，所述栅极驱动器设置在所述非显示区域中以给所述多个像素中的每一个提供扫描信号、第一发光控制信号和第二发光控制信号，其中所述多个像素之中的在所述第二方向上彼此相邻的两个像素共享所述第一发光控制信号和所述第二发光控制信号中的一个或更多个。10.一种显示设备，包括：显示面板，所述显示面板包括显示区域以及之间具有所述显示区域的彼此平行的第一非显示区域和第二非显示区域，在所述显示区域中布置有彼此垂直相邻的第n像素和第n+1像素，n是1或更大的奇数；第一栅极驱动器，所述第一栅极驱动器在所述第一非显示区域中给所述第n像素和所述第n+1像素提供第一发光控制信号；以及第二栅极驱动器，所述第二栅极驱动器在所述第二非显示区域中给所述第n像素和所述第n+1像素提供第二发光控制信号，其中所述第n像素和所述第n+1像素中的每一个基于所述第一发光控制信号和所述第二发光控制信号而发光。

技术总结

公开了一种像素和包括该像素的显示设备。像素可包括：发光器件；和连接到第一至第三栅极控制线以及发光器件的像素电路，像素电路包括第一至第四节点。像素电路可包括：驱动晶体管，连接到第一至第三节点；第一晶体管，连接到第一栅极控制线以及第一和第二节点；第二晶体管，连接到第二栅极控制线、第二节点和第一驱动电压线；第三晶体管，连接到第一栅极控制线、第三和第四节点；第四晶体管，连接到第一栅极控制线、第四节点和初始化电压线；第五晶体管，连接到第三栅极控制线、第三节点和数据线；以及存储电容器，设置在第一和第四节点之间。因此，通过在相邻水平行中共享栅极控制信号，可实现窄边框并且降低功耗。实现窄边框并且降低功耗。实现窄边框并且降低功耗。