Anmerkung: Innerhalb von neun Monaten nach Bekanntmachung des Hinweises auf die Erteilung des europäischen Patents im Europäischen Patentblatt kann jedermann nach Maßgabe der Ausführungsordnung beim Europäischen Patentamt gegen dieses Patent Einspruch einlegen. Der Einspruch gilt erst als eingelegt, wenn die Einspruchsgebühr entrichtet worden ist. (Art. 99(1) Europäisches Patentübereinkommen).
(19)
E P 2 412 096B
1
TEPZZ 4_ Z96B_T
(11)
EP 2 412 096B1
(12)
EUROPÄISCHE PATENTSCHRIFT
(45)Veröffentlichungstag und Bekanntmachung des
Hinweises auf die Patenterteilung: 02.12.2015Patentblatt 2015/49
(21)Anmeldenummer: 10711130.4(22)Anmeldetag: 22.03.2010
(51)Int Cl.:
H03K 17/10(2006.01)
H03K 17/687(2006.01)
(86)Internationale Anmeldenummer:
PCT/CH2010/000078
(87)Internationale Veröffentlichungsnummer:
WO 2010/108292 (30.09.2010Gazette 2010/39)
(54)JFET-MOSFET KASKODESCHALTUNG
JFET-MOSFET CASCODE CIRCUIT
CIRCUIT DU TYPE CASCODE JFET-MOSFET (84)Benannte Vertragsstaaten:
AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR
(30)Priorität:27.03.2009CH 484092009(43)Veröffentlichungstag der Anmeldung:
01.02.2012Patentblatt 2012/05
(73)Patentinhaber: ETH Zurich
8092 Zürich ETH-Zentrum (CH)
(72)Erfinder:
•BIELA, Jürgen
CH-8004 Zürich (CH)
•KOLAR, Johann, W.CH-8044 Zürich (CH)•AGGELER, Daniel CH-8044 Zürich (CH)
(74)Vertreter: Frei Patent Attorneys
Frei Patentanwaltsbüro AG Postfach 17718032 Zürich (CH)
(56)Entgegenhaltungen:
WO-A1-02/49215WO-A1-02/056472DE-A1- 19 902 520DE-B3- 10 350 170DE-C1- 10 135 835DE-C1- 19 610 135US-A- 6 157 049
5
10
15
20
25
30
35
40
45
50
55
Beschreibung
[0001]Die Erfindung bezieht sich auf das Gebiet der elektronischen Schaltungstechnik und insbesondere auf eine Schalteinrichtung mit einer Kaskodeschaltung ge-mäss dem Oberbegriff von Patentanspruch 1.STAND DER TECHNIK
[0002]Elektronische Einrichtungen zum schnellen Schalten von elektrischen Strömen bei hohen Betriebs-spannungen, insbesondere mit geringen Durchlassver-lusten können nach DE 196 10 135 C
1 oder US 6,157,049 realisiert werden. Dabei basiert die elektroni-sche Einrichtung auf einer speziellen Zusammenschal-tung eines MOSFETs M und einem JFET J (J unction Field Effect Transistor oder Sperrschicht-FET), illustriert durch Figur 1. Die beiden Schalter sind zwischen einem ersten Anschluss 1 und einem zweiten Anschluss 2 an-geordnet und werden durch einen Steueranschluss 3 des MOSFET M gesteuert.
[0003]Beispielhaft wird die Beschreibung des Standes der Technik und anschliessend auch der Erfindung im Folgenden für eine Halbbrückentopologie mit induktiver Last beschrieben, wie in der Figur 2 gezeigt. Die Halb-brücke mit leistungselektronischen Schaltern M, J, M 1,J 1 und einer induktiven Last L verbunden zwischen dem dritten Anschluss 5 und dem zweiten Anschluss 2 zeigt eine typische Anordnung wie sie in vielen leistungselek-tronischen Systemen vorkommt. Eine untere Kaskode-schaltung zwischen dem ersten Anschluss 1 und dem zweiten Anschluss 2 wird durch einen unteren MOSFET M und einen unteren JFET J gebildet. Eine obere Kas-kodeschaltung zwischen dem zweiten Anschluss 2 und dem dritten Anschluss 5 wird durch einen oberen MOS-FET M 1 und einen JFET J 1 gebildet. Der dritte Anschluss 5 liegt dabei beispielsweise an einer Zwischenkreisspan-nung, der erste Anschluss 1 an einer entgegengesetzten Zwischenkreisspannung oder an einem Sternpunkt ei-nes Mehrphasensystems. Dabei kann anstelle der obe-ren Kaskodeschaltung auch eine Diode mit d
em Katho-denanschluss am dritten Anschluss 5 verwendet werden.[0004]Ein eingeprägter Strom in der Induktivität L fliesst vom zweiten Anschluss 2 zum ersten Anschluss 1 wenn die untere Kaskodeschaltung eingeschaltet, also leitend ist. Beim Ausschalten des unteren MOSFETs M wird an den in Serie angeordneten unteren JFET J eine negative Pinch-off Spannung angelegt, welche den un-teren JFET J sperrt. Dabei kommutiert der Strom von der unteren Kaskodeschaltung auf die obere Kaskodeschal-tung. Der Strom fliesst dann durch die Induktivität L und vom zweiten Anschluss 2 durch die Kanal/Body-Dioden des oberen MOSFETs M 1 und des oberen JFETs J 1 zum dritten Anschluss 5. Die Kanal/Body-Dioden sind in den Figuren jeweils antiparallel zum jeweiligen Schalter ein-gezeichnet. Sie wirken hier also als antiparallele Freilauf-diode.
[0005]Aufgrund der parasitären Schalterkapazitäten
infolge des Aufbaus der Schalter ist die Zeit für den La-dungstransport bzw. das Aufbauen der Sperrspannung für die Schalter vom Strom abhängig. J e grösser der Strom durch die Induktivität L, desto schneller findet die Kommutierung statt und desto schneller baut sich die Sperrspannung über den jeweiligen Schalter auf. Dies hat zur Folge, dass sehr hohe Werte der Spannungsän-derung (du/dt) entstehen können, welche das EMV (elek-tromagnetische Verträglichkeit) Verhalten sehr stark be-einflussen können.
[0006]Das extrem hohe du/dt welches beim Einschal-ten dieser speziellen Zusammenschaltung von MOSFET und JFET erreicht werden kann, wenn die untere Kas-kodeschaltung den Strom von den oberen Freilaufdioden abkommutiert, ist nicht abhängig vom Laststrom. Die re-sultierenden sehr steilen Spannungsflanken beim Ein-schalten können aber auch das EMV Verhalten stark be-einflussen.
[0007]Unterschiedliche Anwendungen fordern daher eine Kontrolle der Schaltgeschwindigkeit (sowohl beim Einschalten wie auch beim Ausschalten) und damit ein Verfahren die Spannungsflanken unabhängig vom Last-strom steuern zu können, um damit die eingekoppelten Störungen zu reduzieren oder zu eliminieren. In bekann-ten Verfahren für einzelne diskrete Transistoren werden dabei unter anderem die Gatetreiberschaltung modifi-ziert und dadurch schon eine bedeutende Steuerung der Kommutierung gewonnen, sowohl beim Einschalten als auch beim Ausschalten der Transistoren.
[0008]Eine weitere bekannte Möglichkeit um - bei ei-nem einzelnen MOSFET - das du/dt Steuerverhalten zu beeinflussen ist, die dazugehörige Gate-Drain Kapazität zu vergrössern und somit den Gatestrom begrenzenden Miller-Effekt zu verlängern. Durch die zusätzliche Gate-Drain Kapazität wird die negative Rückkopplung vom Drain zum Gate verstärkt und insbesondere die Ein-schaltdauer
sowie auch die Ausschaltdauer verlängert.Entsprechend werden die du/dt Werte kleiner.
[0009]In den speziellen Zusammenschaltungen von MOSFETs M und JFETs J können aber bekannte Me-thoden, wie das Modifizieren der Gatetreiberschaltung nicht verwendet werden, da dies nur das Verhalten des MOSFETs ändert und nicht das Verhalten des JFETs,an welchem die hohe Betriebsspannung angelegt wird.[0010]WO-A-02/056472 und WO-A-02/49215 zeigen Schaltungen gemäss dem Oberbegriff von Patentan-spruch 1, welche zur Beherrschung von hohen Strömen bei beispielsweise Anlaufvorgängen, Kurzschluss oder Überlast ausgelegt sind.
DARSTELLUNG DER ERFINDUNG
[0011]Es ist deshalb Aufgabe der Erfindung, eine Schalteinrichtung und ein Verfahren zur Steuerung des du/dt Verhaltens der eingangs genannten Art zu schaf-fen, welche die oben genannten Nachteile behebt. Ins-besondere ist eine Aufgabe, die Geschwindigkeit der Spannungsänderung an den Schaltern zu begrenzen
5
10
15
20
25
30
35
40
45
50
55
oder auf ein vorgegebenes Mass einzustellen, ohne dass wichtige andere Eigenschaften der Schaltereinrichtung nachteilig beeinflusst werden.
[0012]Diese Aufgabe löst eine Schalteinrichtung mit einer Serieschaltung von MOSFET und J FET mit den Merkmalen des Patentanspruchs 1.
[0013]Die Schalteinrichtung zum Schalten eines Stro-mes zwischen einem ersten Anschluss und einem zwei-ten Anschluss weist also eine Kaskodeschaltung mit ei-ner Serieschaltung von einem ersten Halbleiterschalter und einem zweiten Halbleiterschalter auf, wobei die bei-den Halbleiterschalter über einem gemeinsamen Punkt miteinander verbunden sind, und •
der erste Halbleiterschalter mittels eines ersten Steuereingangs nach Massgabe einer Spannung zwischen dem ersten Steuereingang und dem ers-ten Anschluss angesteuert ist, und
•
der zweite Halbleiterschalter mittels eines zweiten Steuereingangs nach Massgabe einer Spannung zwischen dem zweiten Steuereingang und dem ge-meinsamen Punkt angesteuert ist.
[0014]Dabei ist zwischen dem zweiten Anschluss und mindestens einem der Steuereingänge eine Steuer-schaltung mit einer Kapazität vorgebbarer Grösse ge-schaltet.
[0015]Die Kapazität vergrössert so die Drain-Gate Ka-pazität (parallel zur internen Drain-Gate Schalter
kapazi-tät), wobei vorzugsweise ein Dämpfungswiderstand da-bei hilft, auftretende Oszillationen zu dämpfen und gleichzeitig den ladenden/entladenden Strom für die Ka-pazität zu begrenzen. Allgemein ist also die Steuerschal-tung vorzugsweise ein RC-Glied.
[0016]J e grösser die Kapazität gewählt wird, desto grösser ist die negative Rückkopplung auf den Steuer-eingang und desto grösser ist der Miller-Effekt welcher dazu führt, dass die Einschaltgeschwindigkeit bzw. die Ausschaltgeschwindigkeit verlangsamt wird und somit die Steilheit von Spannungsänderungen auf niedrige Werte herabsetzt.
[0017]In einer bevorzugten Ausführungsform der Er-findung ist der erste Halbleiterschalter ein IGFET, insbe-sondere ein MOSFET, und ist der zweite Halbleiterschal-ter ein JFET. Der Einfachheit halber ist im Folgenden nur noch von einem MOSFET respektive einem J FET die Rede, wobei das Gesagte aber allgemein auch für in ei-ner Kaskodeschaltung zusammenwirkende erste und zweite Halbleiterschalter gilt. Mit dem gebräuchlichen Begriff "MOSFET" sind in dieser Anmeldung jeweils auch die unter die allgemeinere Bezeichnung MISFET (Metall-Nichtleiter-Halbleiter-FET) oder ganz allgemein IGFET (FET mit isoliertem Gate) fallende Halbleiterbauelemen-te gemeint.
[0018]In einer weiteren bevorzugten Ausführungs-form der Erfindung ist zwischen dem zweiten Steuer
ein-gang und dem ersten Anschluss eine Widerstandsan-ordnung geschaltet. Diese dient zur Verlangsamung ei-
nes Aufladevorgangs an einer inneren Kapazität zwi-schen dem Steuereingang und dem an dem zweiten An-schluss angeschlossenen Anschluss des zweiten Halb-leiterschalters.
[0019]Die Widerstandsanordnung, beispielsweise ein einzelner Zusatzwiderstand stellt einen Einschaltwider-stand für den JFET dar. Insbesondere bildet dieser mit der Gate-Source Kapazität des JFETs ein weiteres RC-Glied und verlangsamt damit die Auf- bzw. Entladung der Gate-Source Kapazität des J FETs auf die Pinch-Off Spannung bzw. auf die Einschaltspannung von 0 Volt.[0020]Durch den Zusatzwiderstand wird weiter auch der Ladungs- bzw. Entladungsstrom der Kapazität der Steuerschaltung begrenzt, wobei auch der Dämpfungs-widerstand zu berücksichtigen ist. Infolge des Ladungs-bzw. Entladungsstromes der Kapazität liegt über dem Zusatzwiderstand kurzzeitig eine Spannung an, welche das Potential eines vierten Anschlusses (oder zweitem Steuereingang) zum Gateanschluss des J FET erhöht bzw. erniedrigt und folglich der Ausschaltung respektive auch der Einschaltung des JFETs entgegenwirkt.
[0021]In einer weiteren Ausführungsform der Erfin-dung wird ein zusätzlicher Vorwiderstand vor den G
ateanschluss des JFETs, also zwischen dem Gatean-schluss und dem vierten Anschluss, angeschlossen um damit eine möglichst optimale Ansteuerung des JFETs zu gewährleisten und insbesondere die Schaltgeschwin-digkeit individuell zu bestimmen.
[0022]In einer anderen bevorzugten Ausführungsform der Erfindung wird die Schaltcharakteristik beim Ein-schalten und beim Ausschalten unabhängig voneinander eingestellt und werden somit unterschiedliche du/dt Wer-te bzw. synchronisierte du/dt Werte erreicht, indem ein weiteres Netzwerk zwischen dem vierten und dem ersten Anschluss angeschlossen wird. Dieses Netzwerk mit Di-oden und unterschiedlichen Dämpfungswiderständen kann für das Einschalten- bzw. für das Ausschalten des JFETs separat ausgelegt und optimiert werden.
[0023]Grundsätzlich kann das RC-Glied als Steuer-schaltung zwischen dem vierten und zweiten Anschluss auch eine Parallelschaltung sein, oder eine Parallel-schaltung mit anpassbaren Dämpfungswiderständen für das Ein- bzw. Ausschalten oder eine individuell anpass-bare Parallelschaltung, in welcher sowohl Dämpfungs-widerstände als auch die Kapazitäten dem Einschaltver-halten bzw. dem Ausschaltverhalten angepasst werden können.
[0024]In einer weiteren bevorzugten Ausführungs-form der Erfindung wird eine Kapazität zwischen ein
em dritten Anschluss (oder erstem Steuereingang) und dem zweiten Anschluss angebracht. Dabei ist der erst Steu-ereingang gleich dem Gateanschluss des MOSFET. Da-durch wirkt die negative Rückkopplung des zweiten An-schlusses auf den Gateanschluss des MOSFETs, infolge der zusätzlich benötigten Ladungsträger welche von der Gatetreiberschaltung nicht geliefert werden können wird der Miller-Effekt vergrössert und das Miller Plateau ver-längert und somit die Schaltgeschwindigkeit beim Ein-
5
10
15
20
25
30
35
40
45
50
55
schalten wie auch beim Ausschalten reduziert.
[0025]Die Kapazität zwischen dem zweiten und dritten Anschluss kann grundsätzlich auch vor eine (nicht inver-tierende) Verstärkerschaltung angeschlossen werden und dann die Verstärkerschaltung an den dritten An-schluss.
[0026]Weitere bevorzugte Ausführungsformen gehen aus den abhängigen Patentansprüchen hervor.KURZE BESCHREIBUNG DER ZEICHNUNGEN [0027]Im Folgenden wird der Erfindungsgegenstand anhand von bevorzugten Ausführungsbeispielen, wel-che in den beiliegenden Zeichnungen dargestellt sind,näher erläutert. Es zeigen jeweils schematisch:Figur 1
eine Serienschaltung eines MOSFET und ei-nes Sperrschicht-FETs gemäss dem Stand der Technik;
Figur 2eine beispielhafte Anwendung einer solchen Schaltung gemäss dem Stand der Technik;Figur 3eine erste Ausführungsform der Erfindung;Figur 4eine zweite Ausführungsform der Erfindung;Figur 5
eine dritte Ausführungsform der Erfindung mit unterschiedlichen Varianten einer Steuer-schaltung;
Figur 6eine vierte Ausführungsform der Erfindung;und
Figur 7
eine fünfte Ausführungsform der Erfindung.
[0028]Grundsätzlich sind in den Figuren gleiche Teile mit gleichen Bezugszeichen versehen.
WEGE ZUR AUSFÜHRUNG DER ERFINDUNG
[0029]Figur 3 zeigt eine erste Ausführungsform der Erfindung: Eine einzelne Schalteinrichtung, typischer-weise als Teil einer umfassenderen Schalteranordnung beispielsweise in einem Umrichter, weist eine Kaskode-schaltung mit einem ersten und einem zweiten Halblei-terschalter auf. Hier und in den nachfolgenden Beispielen ist jeweils von JFET und MOSFET-Schaltem die Rede,und in den Figuren sind n-Kanal Halbleiterelemente ge-zeichnet. Die Erfindung lässt sich jedoch in analoger Wei-
se auch mit p-Kanal-Elementen, bei umgekehrter Pola-rität und auch für Bipolartransistoren realisieren.
[0030]Die Schalteinrichtung der Figur 3 wie auch der Figuren 4-7 kann, entsprechend vervielfacht, in einem oder mehreren Brückenzweigen entsprechend der Struktur der Figur 2 eingesetzt werden.
[0031]Die Schalteinrichtung weist also einerseits zwei Halbleiterschalter auf, in den gezeigten Ausführungsfor-men jeweils einen JFET J und einen MOSFET M (re-spektive IGFET) in einer Kaskodeschaltung. Es ist also der MOSFET M als erster Halbleiterschalter zwischen einem ersten Anschluss 1 und einem gemeinsamen An-schluss 13 und der JFET J als zweiter Halbleiterschalter zwischen dem gemeinsamen Anschluss 13 und dem
zweiten Anschluss 2 geschaltet. Der MOSFET M ist über seinen Gate-Anschluss 3 als ersten Steuereingang 3 an-gesteuert. Der JFET J ist über seinen Gate-Anschluss angesteuert. In einer Kaskodeschaltung gemäss dem Stand der Technik wäre der Gate-Anschluss des JFET J direkt mit dem ersten Anschluss verbunden, und es ergibt sich die Steuerung des JFET J entsprechend der Gate-Source-Spannung.
[0032]In einer Ausführungsform der Erfindung ist nun eine Steuerschaltung 12 mit einer Kapazität C vo
rgeb-barer Grösse zwischen einem zweiten Steuereingang 4und dem zweiten Anschluss 2 geschaltet. Dieser zweite Steuereingang 4 ist entweder direkt mit dem Gate-An-schluss des JFET J verbunden, also elektrisch gesehen identisch mit dem Gate-Anschluss (Figur 3), oder über einen vorgebbaren Vorwiderstand R g mit dem Gate-An-schluss des JFET J verbunden (Figur 4).
[0033]Die Steuerschaltung 12 weist in einer ersten Va-riante gemäss Figur 3 und Figur 4 eine Serieschaltung der Kapazität C mit einem Dämpfungswiderstand R St auf.Zusätzlich zur Steuerschaltung kann eine Widerstandsa-nordnung 7 zwischen dem zweiten Steuereingang 4 und dem ersten Anschluss 1 angeordnet sein. Die Wider-standsanordnung 7 und die Steuerschaltung 12 bilden zusammen ein Beschaltungsnetzwerk 6 für den zweiten Steuereingang 4. Das Beschaltungsnetzwerk 6 erlaubt das kontrollierte Beeinflussen der Schaltzeiten der Kas-kodeschaltung in der folgenden Weise:-Die Kapazität C erhöht die Miller-Kapazität des JFETs J respektive der ganzen Kaskodeschaltung.-Der Dämpfungswiderstand R St verhindert Schwin-gungen, die aufgrund der Kapazität C auftreten könnten.
-
Die Widerstandsanordnung 7 mit beispielsweise dem optionalen Zusatzwiderstand R verlangsamt ei-nen Aufladevorgang an einer inneren Kapazität zwi-schen Gate und Drain des JFETs J.
-Der optionale Vorwiderstand Rg bewirkt eine Verzö-gerung in der Sperr- bzw. Einschaltreaktion des JFETs J und verlangsamt, zusammen mit dem Zu-satzwiderstand R, zusätzlich die Auf- bzw. Entla-dung einer inneren Kapazität zwischen Gate und Source des JFETs J.
[0034]Aufgrund der relativ kleinen Sperrspannung,die über dem ersten Halbleiterschalter anliegt, ist die Be-einflussung der Schaltzeiten für die Kaskodeschaltung durch den Vorwiderstand Rg gegenüber dem Einfluss des Zusatzwiderstands R relativ gering. Trotzdem kann es vorteilhaft sein, den Vorwiderstand Rg zur Einstellung der Schaltzeiten gezielt zu wählen. Es muss aber darauf geachtet werden, dass der totale Widerstand, resultie-rend aus der Serieschaltung des Zusatzwiderstandes R und des Vorwiderstandes Rg, nicht zu gross gewählt wird, um die thermische Beanspruchung zwischen Sour-ce und Gate des JFETs (im Avalanche Betrieb der pa-rasitären Diode zwischen Source und Gate) zu beschrän-
5
10
15
20
25
30
35
40
45
50
55
ken. Daher ist der Vorwiderstand Rg relativ klein (unterer Ohm-Bereich) gegenüber dem Zusatzwiderstand R zu wählen, unabhängig von der Schaltgeschwindigkeit und der Betriebsspannung.
[0035]Grundsätzlich lässt sich die Schaltgeschwin-digkeit über die Kapazität C der Steuerschaltung wie auch über den Zusatzwiderstand R beeinflussen. Unter Berücksichtigung von beispielsweise geometrischen Randbedingungen und der oben beschriebenen thermi-schen Begrenzung der Grösse
des erlaubten Zusatzwi-derstandes R ist eine Kombination der beiden Werte zu wählen. Die verbleibenden Parameter sind sekundär,und werden zur Strombegrenzung oder zur Entladung bei den Kapazitäten dimensioniert.
[0036]Im Folgenden wird ein Beispiel für eine Wahl der Steuerschaltungen und der Widerstandsanordnung zum Erreichen einer gewünschten Schaltgeschwindig-keit einer Kaskodeschaltung gemäss der Figur 3 gege-ben: bei einer Zwischenkreisspannung von 400 V und einem Kommutierungsstrom von 4 A, geschieht die Be-einflussung des du/dt Verhaltens wie folgt: Mit Parame-tern wie C = 100 pF und R st = 100 Ω für die Steuerschal-tung 12 und einem Widerstand R = 47 Ω für die Wider-standsanordnung 7 resultiert eine Geschwindigkeit der Spannungsänderungen du/dt von 3.8 kV/m s anstelle von 32 kV/m s ohne Beschaltungsnetzwerk.
[0037]Figur 5 zeigt eine dritte Ausführungsform der Erfindung mit unterschiedlichen Varianten einer Steuer-schaltung 8, 9, 10, 12 und einer weiteren Variante der Widerstandsanordnung 7. Die gezeigte Variante der Wi-derstandsanordnung 7 weist Auswahldioden D ON , D OFF auf, mittels welcher weitere Zusatzwiderstände R ON ,R OFF mit unterschiedlichen Widerstandswerten entspre-chend der Richtung des Stromflusses durch die Wider-standsanordnung 7 selektierbar sind. Dadurch wird der eine weitere Zusatzwiderstand R ON , beim Einschalten und der andere Zusatzwiderstand R OFF bei
m Aussschal-ten wirksam. Die weiteren Varianten 8, 9, 10 der Steu-erschaltung sind -eine zweite Variante 8 mit einer Parallelschaltung der Kapazität C und des Dämpfungswiderstand R St ;-eine dritte Variante 9 mit der Kapazität C in Serie mit zwei parallelen, jeweils durch antiparallele Dioden D entsprechend der Stromrichtung auswählbaren Dämpfungswiderständen R St (welche zweckmässi-gerweise unterschiedliche Widerstandswerte auf-weisen);
-
eine vierte Variante 10 mit zwei parallelen, jeweils durch antiparallele Dioden D entsprechend der Stromrichtung auswählbaren Ästen, wobei jeder der Äste einen Dämpfungswiderstand R St in Serie mit einer Parallelschaltung einer Kapazität C mit einem weiteren Dämpfungswiderstand R St ’ aufweist. Damit lassen sich, wie auch in der dritten Variante, die Schaltzeiten und die Steilheiten der Spannungsän-derungen für den Ein- und Ausschaltvorgang sepa-rat vorgeben, wobei auch die Kapazitäten C für das
Einschalten und das Ausschalten separat wählbar sind. Die weiteren Dämpfungswiderstände R St ’ die-nen auch der Entladung der Kapazitäten C, da dies hier über die Dioden D nicht in jedem Fall möglich ist.
[0038]Figur 6 zeigt eine vierte Ausführungsform der Erfindung, in welcher die Steuerschaltung 11 zwischen dem zweiten Anschluss 2 und einem ersten Steuerein-gang 3 des ersten Halbleiterschalters, also des MOS-FETs M respektive IGFETs geschaltet ist, wobei dieser erste Steuereingang 3 gleich dem Gate-Anschluss des MOSFET M ist.
[0039]Der Ausgangswiderstand der Schaltung, wel-che das Steuersignal am Steuereingang 3 erzeugt, bildet in dieser Ausführungsform mit der Steuerschaltung 11wie auch mit der Gate-Source Kapazität des MOSFETs M jeweils ein RC-Glied. Diese beiden auftretenden RC-Glieder erlauben das kontrollierte Beeinflussen der Schaltzeiten der Kaskodeschaltung in der folgenden Weise:-Der Ausgangswiderstand vergrössert die Zeitkon-stanten beider RC-Glieder.
-Das RC-Glied mit der parasitären Kapazität des MOSFETs M beeinflusst das Ein- bzw. das Aus-schaltverhalten des MOSFETs, wobei die parasitäre Kapazität durch dessen Aufbau gegeben ist. Je grös-ser der Ausgangswiderstand, desto grösser ist die Zeitkonstante des Auf- bzw. Entladungsvorgangs des Kondensators, nach dem Gesetz τ = R·C. In der speziellen Anordnung der Kaskodeschaltung be-wirkt ein grösserer Vorwiderstand eine grössere Ver-zögerung bis zum Einsetzen der gesamten Schalt-handlung.
-
Das RC-Glied mit der Steuerschaltung 11 und dem Vorwiderstand beeinflusst die Schaltgeschwindig-keit der Kaskodeschaltung nach dem Einsetzen der Schalthandlung. Das RC-Glied ist optimierbar auf die Anwendung der Schalteinrichtung und die ge-wünschte Schaltgeschwindigkeit. Durch den Aus-gangswiderstand wird der durch die negative Rück-kopplung der Miller-Kapazität benötigte Strom be-grenzt.
[0040]Figur 7 zeigt eine fünfte Ausführungsform der Erfindung, in welcher die Steuerschaltung 11 zwischen dem zweiten Anschluss 2 und einem ersten Steuerein-gang 3’ des unteren Halbleiterschalters, also des MOS-FETs M respektive IGFETs geschaltet ist, wobei hier der erste Steuereingang 3’ an einem nicht invertierenden Eingang 3’ eines Treiberverstärkers V zur Ansteuerung des Gate-Anschlusses des MOSFET M angeschlossen ist.
[0041]In den Ausführungsformen der Figuren 6 und 7 tritt ebenfalls der Miller-Effekt durch Rückkopplung auf den ersten Steuereingang auf, und dadurch auch die ge-wünschte einstellbare Verzögerung der Schaltvorgänge der Kaskodeschaltung. Die Steuerschaltung 11 ist bei-
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议