(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201910722117.3
(22)申请日 2019.08.06
(71)申请人 芯恩（青岛）集成电路有限公司
地址 266000 山东省青岛市黄岛区太白山
路19号德国企业南区401
(72)发明人 平延磊 孟昭生 刘一剑
(74)专利代理机构 上海光华专利事务所(普通
合伙) 31219
代理人 余明伟
(51)Int.Cl.
H01L 21/768(2006.01)
H01L 23/532(2006.01)
(54)发明名称
大马士革结构及其制备方法
(57)摘要
本发明提供一种大马士革结构及其制备方
层；通孔及沟槽，通孔及沟槽位于介电层中，且通
孔显露金属导电层，通孔与沟槽相连通，通孔的
宽度小于沟槽的宽度；石墨烯层，石墨烯层覆盖
通孔及沟槽的底部及侧壁；金属层，金属层覆盖
石墨烯层，且金属层填满通孔及沟槽。本发明通
过制备包括石墨烯层的大马士革结构，以有效降
低金属层的电迁移，可制备满足高节点的制程需
要的大马士革结构。权利要求书2页 说明书7页 附图4页CN 112349650 A 2021.02.09
C N 112349650
A
1.一种大马士革结构的制备方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底包括金属导电层；
于所述硬掩膜上形成第一光刻胶，并图形化所述第一光刻胶；
以所述第一光刻胶作为掩膜，刻蚀所述硬掩膜，在所述硬掩膜中形成贯穿所述硬掩膜的第一开口；
去除所述第一光刻胶，形成第二光刻胶，并图形化所述第二光刻胶；
以所述第二光刻胶作为掩膜，刻蚀所述介电层，在所述介电层中形成第二开口，所述第二开口与所述第一开口相连通，且所述第二开口的宽度小于所述第一开口的宽度；
去除所述第二光刻胶，以所述硬掩膜作为掩膜，刻蚀所述介电层，通过所述第一开口形成沟槽，且通过所述第二开口形成显露所述金属导电层的通孔；
去除所述硬掩膜，形成石墨烯层，所述石墨烯层覆盖所述通孔及沟槽的底部及侧壁；
形成金属层，所述金属层覆盖所述石墨烯层，且所述金属层填满所述通孔及沟槽。
2.根据权利要求1所述的大马士革结构的制备方法，其特征在于：还包括在所述半导体衬底的上表面形成阻挡层的步骤；还包括在所述硬掩膜的上表面及下表面中的一种或组合形成介质层的步骤。
3.根据权利要求1所述的大马士革结构的制备方法，其特征在于：制备所述石墨烯层的方法包括在紫外线、等离子体、微波中的一种的作用下，在温度范围包括250℃～900℃，反应气体包括CO、C2H4、CH4、C3H6、C6H6中的一种的条件下制备。
4.根据权利要求1所述的大马士革结构的制备方法，其特征在于：所述金属层包括Cu金属层、Co金属层、Ru金属层中的一种；形成所述金属层的方法包括PVD、CVD、ALD、蒸镀、溅镀、电镀中的一种。
5.根据权利要求4所述的大马士革结构的制备方法，其特征在于：当采用电镀法形成所述金属层时，在形成所述金属层之前还包括形成金属种子层的步骤；所述金属种子层包括Cu金属种子层、Co金属种子层、Ru金属种子层中的一种；形成所述金属种子层的方法包括
PVD、CVD、ALD中的一种；所述金属种子层的厚度包括
6.根据权利要求1所述的大马士革结构的制备方法，其特征在于：形成所述石墨烯层之前还包括依次形成金属阻挡层及金属催化层的步骤。
7.根据权利要求6所述的大马士革结构的制备方法，其特征在于：所述金属催化层包括Cu金属催化层、Ta金属催化层、Ti金属催化层、Fe金属催化层、Co金属催化层、Mo金属催化层、Ni金属催化层、W金属催化层、Cr金属催化层、TiSi2金属催化层、ZrSi2金属催化层、CoSi2金属催化层、NiSi金属催化层、NiSi2金属催化层、MgO金属催化层、Al2O3金属催化层中的一种或组合；形成所述金属催化层的方法包括PVD、CVD、ALD、蒸镀、溅镀、电镀中的一种或组合。
8.根据权利要求6所述的大马士革结构的制备方法，其特征在于：形成所述金属阻挡层之后及形成所述金属催化层之前还包括清洗的步骤，清洗液包括RCA、SC1、SC2、HF中的一种。
9.根据权利要求6所述的大马士革结构的制备方法，其特征在于：形成所述金属催化层之后还包括退火的步骤，其中，退火方法包括浸渍退火、脉冲退火及炉管退火中的一种；退
火温度包括200℃～800℃；退火气体包括N2、Ar、NH3、O2、He中的一种或组合。
10.一种大马士革结构，其特征在于，所述大马士革结构包括：
半导体衬底及位于所述半导体衬底上的介电层，所述半导体衬底包括金属导电层；
通孔及沟槽，所述通孔及沟槽位于所述介电层中，且所述通孔显露所述金属导电层，所述通孔与所述沟槽相连通，所述通孔的宽度小于所述沟槽的宽度；
石墨烯层，所述石墨烯层覆盖所述通孔及沟槽的底部及侧壁；
金属层，所述金属层覆盖所述石墨烯层，且所述金属层填满所述通孔及沟槽。
11.根据权利要求10所述的大马士革结构，其特征在于：所述半导体衬底的上表面还包括阻挡层；所述介电层的上表面还包括介质层。
12.根据权利要求10所述的大马士革结构，其特征在于：所述金属层包括Cu金属层、Co 金属层、Ru金属层中的一种。
13.根据权利要求12所述的大马士革结构，其特征在于：所述金属层与所述石墨烯层之间还包括金属种子层；所述金属种子层包括Cu金属种子层、Co金属种子层、Ru金属种子层中的一种；所述金属种子层的厚度包括
14.根据权利要求10所述的大马士革结构，其特征在于：所述介电层与所述石墨烯层之间还包括与所述介电层相接触的金属阻挡层及与所述石墨烯层相接触的金属催化层。
15.根据权利要求14所述的大马士革结构，其特征在于：所述金属催化层包括Cu金属催化层、Ta金属催化层、Ti金属催化层、Fe金属催化层、Co金属催化层、Mo金属催化层、Ni金属催化层、W金属催化层、Cr金属催化层、TiSi2金属催化层、ZrSi2金属催化层、CoSi2金属催化层、NiSi金属催化层、NiSi2金属催化层、MgO金属催化层、Al2O3金属催化层中的一种或组合。
大马士革结构及其制备方法
技术领域
[0001]本发明属于半导体集成电路制造工艺技术领域，涉及一种大马士革结构及其制备方法。
背景技术
[0002]在半导体产业中，通常使用“技术节点”这一术语描述在芯片制造中使用的关键尺寸(CD)，即芯片上的最小特征尺寸。其中，在0.13μm节点以上的制程中，通常采用铝(Al)作为生产线后端(back end of line，BEOL)金属互连线的材料。而进入到90nm节点及以下的制程时，随着金属互连线的层数和长度的迅速增加以及金属互连线的宽度的减小，Al金属互连线的电阻增加，导致互连时间延迟，信号衰减及串扰增加，同时电迁移和应力效应加剧，严重影响了电路的可靠性，而金属铜(Cu)由于具有较小的电阻率和电迁移率，因此，Cu 成为深亚微米时代的后道金属的首选材料。
[0003]传统的集成电路的金属互连线是以刻蚀金属层的方式制作的，然后进行介电层的填充、介电层的化学机械抛光，重复上述工序，进而形成多层金属的叠加。但是由于Cu的干法刻蚀较为困难，刻蚀的残留物难以抽吸，所以需采用镶嵌技术即大马士革工艺制作Cu金属互连线。大马士革工艺是首先在介电层上刻蚀金属导线槽，然后填充金属，再对金属进行机械抛光，重复上述工序，进而进行多层金属的叠加。
[0004]随着集成电路工艺的不断发展和进步，高节点成为目前半导体行业研究的热点，如22nm节点、16nm节点、14nm节点等，CD的不断缩小，使得芯片上金属互连线的截面积和线间距持续下降。在进行22nm节点及以下的探索中发现，金属互连线所需的电流密度将超出Cu金属互连线在因电迁移失效前所携带的最大电流密度6·106A/cm2，因而，目前的Cu金属互连线的大马士革结构已不能满足高节点的制程的需要。
[0005]综上，开发一种新型的大马士革结构及其制备方法，实属必要。
发明内容
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大马士革结构及其制备方法，用于解决现有技术中Cu金属互连线的大马士革结构不能满足高节点的制程的需要的问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种大马士革结构的制备方法，包括以下步骤：
[0008]提供半导体衬底，所述半导体衬底包括金属导电层；
[0009]于所述半导体衬底上依次形成介电层及硬掩膜；
[0010]于所述硬掩膜上形成第一光刻胶，并图形化所述第一光刻胶；
[0011]以所述第一光刻胶作为掩膜，刻蚀所述硬掩膜，在所述硬掩膜中形成贯穿所述硬掩膜的第一开口；
[0012]去除所述第一光刻胶，形成第二光刻胶，并图形化所述第二光刻胶；
[0013]以所述第二光刻胶作为掩膜，刻蚀所述介电层，在所述介电层中形成第二开口，所述第二开口与所述第一开口相连通，且所述第二开口的宽度小于所述第一开口的宽度；[0014]去除所述第二光刻胶，以所述硬掩膜作为掩膜，刻蚀所述介电层，通过所述第一开口形成沟槽，且通过所述第二开口形成显露所述金属导电层的通孔；
[0015]去除所述硬掩膜，形成石墨烯层，所述石墨烯层覆盖所述通孔及沟槽的底部及侧壁；
[0016]形成金属层，所述金属层覆盖所述石墨烯层，且所述金属层填满所述通孔及沟槽。[0017]可选地，还包括在所述半导体衬底的上表面形成阻挡层的步骤；还包括在所述硬掩膜的上表面及下表面中的一种或组合形成介质层的步骤。
[0018]可选地，制备所述石墨烯层的方法包括在紫外线、等离子体、微波中的一种的作用下，在温度范围包括250℃～900℃，反应气体包括CO、C2H4、CH4、C3H6、C6H6中的一种的条件下制备。
[0019]可选地，所述金属层包括Cu金属层、Co金属层、Ru金属层中的一种；形成所述金属层的方法包括PVD、CVD、ALD、蒸镀、溅镀、电镀中的一种。
[0020]可选地，当采用电镀法形成所述金属层时，在形成所述金属层之前还包括形成金属种子层的步骤；所述金属种子层包括Cu金属种子层、Co金属种子层、Ru金属种子层中的一种；形成所述金属种子层的方法包括PVD、CVD、ALD中的一种；所述金属种子层的厚度包括
[0021]可选地，形成所述石墨烯层之前还包括依次形成金属阻挡层及金属催化层的步骤。
[0022]可选地，所述金属催化层包括Cu金属催化层、Ta金属催化层、Ti金属催化层、Fe金属催化层、Co金属催化层、Mo金属催化层、Ni金属催化层、W金属催化层、Cr金属催化层、TiSi2金属催化层、ZrSi2金属催化层、CoSi2金属催化层、NiSi金属催化层、NiSi2金属催化层、MgO金属催化层、Al2O3金属催化层中的一种或组合；形成所述金属催化层的方法包括PVD、CVD、ALD、蒸镀、溅镀、电镀中的一种或组合。
[0023]可选地，形成所述金属阻挡层之后及形成所述金属催化层之前还包括清洗的步骤，清洗液包括RCA、SC1、SC2、HF中的一种。
[0024]可选地，形成所述金属催化层之后还包括退火的步骤，其中，退火方法包括浸渍退火、脉冲退火及炉管退火中的一种；退火温度包括200℃～800℃；退火气体包括N2、Ar、NH3、O2、He中的一种或组合。
[0025]本发明还提供一种大马士革结构，所述大马士革结构包括：
[0026]半导体衬底及位于所述半导体衬底上的介电层，所述半导体衬底包括金属导电层；
[0027]通孔及沟槽，所述通孔及沟槽位于所述介电层中，且所述通孔显露所述金属导电层，所述通孔与所述沟槽相连通，所述通孔的宽度小于所述沟槽的宽度；
[0028]石墨烯层，所述石墨烯层覆盖所述通孔及沟槽的底部及侧壁；
[0029]金属层，所述金属层覆盖所述石墨烯层，且所述金属层填满所述通孔及沟槽。[0030]可选地，所述半导体衬底的上表面还包括阻挡层；所述介电层的上表面还包括介质层。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议