半导体装置和操作方法与流程

1.本发明涉及一种快闪存储器等半导体装置，尤其涉及一种接通电源时的通电操作方法。

背景技术：

2.nand型快闪存储器将用于读取、编程、擦除等的操作电压、定时、内部电压等设定信息存储在熔丝单元中，在接通电源时，作为通电操作，读取存储在熔丝单元中的设定信息，并将其加载到周边电路的寄存器中。在通电操作后，控制器参照设置在寄存器中的设定信息来控制各种操作。
3.图1(a)是用于说明向快闪存储器接通电源时的通电操作的时序图。在接通电源且外部电源端子的供给电压exvdd上升到通电电压电平时，启动内部计时器以计时一预定时间，在经过该预定时间后供给电压exvdd稳定化，接着从熔丝单元进行设定信息的读取。熔丝单元设置在存储阵列的用户不使用的区域，熔丝单元的读取在通电操作时不使用指令而自动进行。
4.熔丝单元的读取可通过控制器读取存储在只读存储中的命令代码等进行。在熔丝单元的读取中，为了生成读取通过电压或预充电电压，需启动电荷泵。电荷泵与时钟同步地对电压进行升压，在操作稳定之前会消耗较大的泵电流。由于所述泵电流占熔丝单元的读取操作时的消耗电流icc的大部分，因此在电荷泵的操作时，会使供给电压exvdd暂时下降或大幅变动。
5.在熔丝单元的读取后，读取的设定信息被传输到寄存器，接着，从存储阵列的第一页面读取冗余信息等。至此，通电操作结束，快闪存储器进入待机状态。
6.快闪存储器的操作环境存在未必可以说稳定的状况。例如，在外部电源端子供给的电流供给不足时，供给电压exvdd的变动或噪声变大，而无法正确地进行熔丝单元的读取，使得传输到寄存器的设定信息发生错误。
7.图1(b)表示从外部电源端子供给的电流受到限制时进行的通电操作。如图所示，在熔丝单元的读取操作中，由于电荷泵等内部电路消耗大量电流，供给电压exvdd下降到断电电压电平pdd附近。此时由于供给电压exvdd相当低，可能导致熔丝单元的读取发生错误。
8.图1(c)表示从外部电源端子供给的电流受到限制时进行的的另一通电操作。如图所示，在熔丝单元的读取操作中，由于电荷泵等内部电路消耗大量电流，供给电压exvdd下降到低于断电电压电平pdd。在达到断电电压电平时，快闪存储器使电荷泵停止，并将cpu或逻辑等复位，使得熔丝单元的读取被中断。之后，快闪存储器重新接通电源，接着在供给电压达到通电电压电平并经过预定时间后，重新进行熔丝单元的读取。如图所示，若假设由于电荷泵等的操作环境的消耗电流，供给电压exvdd持续下降到低于断电电压电平pdd，会反复进行通电与断电操作。由于重复进行与中断熔丝单元的读取，因此寄存器中可能会存储有不正确的设定信息，进而会使后续存储的操作发生错误。此外，在反复进行通电与断电操作的情况下，尽管不能存取芯片，仍会间歇地对部分的熔丝单元进行读取。此种读取操作会
对存储阵列带来无用的应力，降低后续操作的可靠性。

技术实现要素：

9.本发明的半导体装置的操作方法包括：监视外部电源端子的供给电压，检测出通电电压电平的步骤；响应于通电电压电平的检测而测量一预定时间的步骤；在所述预定时间的计时期间，使外部电源端子与基准电位之间产生贯通电流的步骤；以及在产生所述贯通电流时，检测出供给电压的下降的步骤。
10.本发明的半导体装置包括通电检测机构、测量机构、贯通电流生成机构以及电压下降检测机构。通电检测机构检测出外部电源端子的供给电压达到通电电压电平。测量机构在检测出供给电压达到通电电压电平的情况下计时一预定时间。贯通电流生成机构在测量机构进行预定时间的测量中，使外部电源端子与基准电位之间产生贯通电流。电压下降检测机构检测出产生贯通电流的期间，所述供给电压的下降是否到达断电电压电平。
11.根据本发明，在供给电压上升到通电电压电平后，计时器计时的预定时间中，在外部电源端子与基准电位之间产生贯通电流，该贯通电流可根据于操作环境的消耗电流(例如图1(b)及图1(c)的电荷泵的消耗电流)进行设定，因此在从外部供给端子供给的电流不足的情况下，可使半导体装置的通电操作在进入熔丝单元的读取操作前停止，进而避免自熔丝单元读取至寄存器的设定信息发生错误。
附图说明
12.图1(a)至图1(c)分别说明习知的快闪存储器的通电操作的时序图；
13.图2是表示进行本发明的实施例的半导体装置的通电操作的电压监视电路的结构图；
14.图3是说明图2所示的计时器的结构的图；
15.图4(a)至图4(b)分别是表示本发明的实施例的贯通电流生成部的结构图；
16.图5是表示本发明的实施例的贯通电流生成部的结构图；
17.图6(a)、图6(b)分别是用于说明本发明的实施例的电压监视电路的操作的时序图；
18.图7是表示本发明的实施例的快闪存储器的结构图；
19.图8(a)、图8(b)分别是用于说明在本发明的实施例的快闪存储器中应用电压监视电路时的通电操作的时序图。
20.附图标记说明
21.100：电压监视电路
22.110：通电检测部
23.120：计时器
24.130、130a、130b：贯通电流生成部
25.140：断电检测部
26.200：快闪存储器
27.210：存储阵列
28.220：输入输出缓冲器
29.230：地址寄存器
30.240：控制器
31.250：字线选择电路
32.260：页面缓冲器/读出电路
33.270：列选择电路
34.280：寄存器
35.290：内部电压发生电路
36.ax：行地址信息
37.ay：列地址信息
38.blk(0)、blk(1)、
…
、blk(m-1)：块
39.bgr：恒电流电路
40.clk1、clk2、clk3、...、clkn：时钟
41.det：检测信号
42.en、en1、en2：使能信号
43.exvdd：供给电压
44.gnd：基准电位
45.id、id1、id2、idn：漏极电流
46.intvdd：内部供给电压
47.nbias：节点
48.pdd：断电电压电平
49.pddrst：复位信号
50.por：计时结束信号
51.q1、q2：nmos晶体管
52.qa、qb：晶体管
53.t1、t2：时刻
54.t1：周期
55.t1/2：脉冲宽度
56.t1*n/2：脉冲宽度
57.vers：擦除电压
58.vpass：通过电压
59.vpgm：编程电压
60.vread：读取电压
具体实施方式
61.本发明的半导体装置例如是nand型快闪存储器，或者嵌入此种快闪存储器的微处理器、微控制器、逻辑、专用集成电路、处理图像或声音的处理器、处理无线信号等信号的处理器等。在以下的说明中，例示nand型快闪存储器。
62.图2是表示本发明的实施例的电压监视电路的结构图。本实施例的电压监视电路100具有监视从半导体装置的外部电源端子供给的供给电压exvdd的功能，包括通电检测部
110、计时器120、贯通电流生成部130以及断电检测部140。
63.通电检测部110用于检测外部电源端子的供给电压exvdd是否已达到通电电压电平，并在通电检测部110检测出供给电压exvdd达到通电电压电平时，将表示其检测结果的检测信号det提供给计时器120。
64.计时器120响应于检测信号det计时直至供给电压exvdd稳定为止的一预定时间。计时器120例如包括对时钟进行计数的计数器，通过对时钟进行计数来进行计时。如图3所示，计时器120输入作为最小的基准的时钟clk1(周期＝t1)，生成将所述时钟clk1倍频的时钟clk2、clk3、...、clkn，并根据这些时钟对所需测量的一预定时间进行计时。
65.如图所示，计时器120在通电检测部110输出的检测信号det转变为h电平的时刻t1起开始进行计时，在经过预定时间后的时刻t2时结束计时，并输出表示供给电压exvdd达到稳定的h电平的计时结束信号por。接着，内部电路响应于计时结束信号por而开始操作。
66.另外，计时器120可包括逻辑电路(未显示)。所述逻辑电路用于根据时间测量用时钟clk1～clkn等生成用于驱动贯通电流生成部130的使能信号en。例如可根据时钟clk1生成具有脉冲宽度(t1/2)的使能信号en，或者根据时钟clkn生成具有脉冲宽度(t1*n/2)的使能信号en等。进而，逻辑电路也可通过组合多个时钟来生成脉冲宽度不同的多个使能信号，也可生成具有多个脉冲的使能信号。值得一提的是，与计时器120测量供给电压exvdd达到稳定的预定时间(t2-t1)相比，使能信号en驱动贯通电流生成部130的期间会非常小。
67.贯通电流生成部130在外部电源端子与基准电位gnd之间响应使能信号en而生成贯通电流路径。图4(a)中表示贯通电流生成部130的一例。贯通电流生成部130包括连接于外部电源端子与gnd之间的nmos晶体管q1，在晶体管q1的栅极连接有使能信号en。晶体管q1在通过使能信号en接通时，使漏极电流id从供给电压exvdd向基准电位gnd放电。
68.另外，如图4(b)所示，贯通电流生成部130也可在外部电源端子与基准电位gnd之间生成多个并联的贯通电流路径。如图所示，贯通电流生成部130a包括：nmos晶体管q1，并联连接在外部电源端子与gnd之间，由使能信号en1驱动；以及nmos晶体管q2，由使能信号en2驱动。晶体管q1在由使能信号en1驱动时流通漏极电流id1，晶体管q2在由使能信号en2驱动时流通漏极电流id2，由此使id1+id2的漏极电流(贯通电流)从供给电压exvdd向基准电位gnd放电。贯通电流id1与id2的大小可通过个别设置使能信号en1与en2的脉冲宽度或个别设置晶体管q1与q2的尺寸来调整。
69.进而，如图5所示，贯通电流生成部130b也可使用电流镜使恒电流放电。贯通电流生成部130b在内部供给电压intvdd与基准电位gnd之间包括生成不依赖于内部供给电压intvdd的变动的恒电流的恒电流电路bgr、构成电流镜的晶体管qa、以及由使能信号en驱动的晶体管q1，进而在供给电压exvdd与基准电位gnd之间包括构成电流镜的晶体管qb、以及由使能信号en驱动的晶体管q2。晶体管qa、晶体管qb的栅极经由节点nbias共同连接于恒电流电路bgr的输出，晶体管qa、晶体管qb以具有电流镜比n的方式构成。由此，在由使能信号en驱动贯通电流生成部130b时，使通过电流镜生成的漏极电流idn从供给电压exvdd向基准电位gnd放电。
70.断电检测部140用于检测供给电压exvdd是否下降到断电电压电平pdd，并在检测出供给电压exvdd下降到断电电压电平pdd时，将复位信号pddrst输出到内部电路、电压监视电路100的通电检测部110或贯通电流生成部130等。内部电路或电压监视电路100在接收
到复位信号pddrst时，使时钟发生器等停止，或者将寄存器或cpu等全部复位。
71.图6(a)、图6(b)说明本实施例的电压监视电路的操作。其中，贯通电流例如是以与内部电路的消耗电流icc大致相等的方式进行设置(id≒icc)。
72.图6(a)表示与内部电路运行时的消耗电流icc相比从外部电源端子供给的电流isp充分大时的操作(isp》》icc)。通过接通电源，外部电源端子的供给电压exvdd上升，在检测出供给电压exvdd达到通电电压电平时，计时器120启动，同时从供给电压exvdd向gnd流通贯通电流。此例中，由于供给电流isp充分大，因此供给电压exvdd虽会由于贯通电流id而下降，但不会下降到断电电压电平pdd。进而，在计时器120在结束预定时间的计时时，可正常地进行熔丝单元的读取。
73.图6(b)表示从外部电源端子供给的电流isp受到限制时的操作。类似地，在检测出供给电压exvdd达到通电电压电平时，计时器120启动，同时从供给电压exvdd向gnd流通贯通电流id。此例中，由于内部电路的消耗电流icc占供给电流isp相对大，因此在流通贯通电流id时，供给电压exvdd会在对预订时间计时的期间就下降到断电电压电平pdd。断电检测部140在检测出供给电压exvdd下降到断电电压电平pdd时输出复位信号pddrst。回应于从断电检测部140输出的复位信号pddrst，通电检测部110、计时器120和贯通电流生成部130被复位。如此，在从外部电源端子供给的电流isp受到限制的情况下，通过在计时器120对预定时间计时的期间，流通与消耗电流icc大致相同大小的贯通电流id来确保供给电压exvdd即便在贯通电流id的影响下亦不会下降到断电电压电平pdd，进而确保在计时器120对预定时间的计时结束后，对熔丝单元的读取以及后续对半导体装置的操作可以正确进行，避免错误的发生。
74.前述实施例中，是以贯通电流id≒消耗电流icc为例进行说明。然而，贯通电流id也可设定为id＝icc+im(im是确保半导体装置的操作的裕度)。裕度im的大小例如可根据内部电路运行时的峰值电流来进行设置。举例来说，裕度im例如可设置为大于峰值电流。
75.值得一提的是，贯通电流id也可用于检测出来自外部电源端子的供给电流isp的供给状况。举例来说，除了断电检测部140外，可另外设置用于检测供给电压exvdd是否下降到低于欲监测的一电压电平va的电压下降检测部。进而，也可基于电压下降检测部的检测结果来判定供给电流isp的供给状况。所述判定结果例如可存储于旗标中，使用者通过参照旗标来获知半导体装置所处的电力环境。
76.参照图7说明将本实施例的电压监视电路100应用在快闪存储器中的例子。如图所示，快闪存储器200包括：形成有多个存储的存储阵列210；连接到外部输入输出端子的输入输出缓冲器220；从输入输出缓冲器220接收地址数据的地址寄存器230；从输入输出缓冲器220接收指令数据等并控制各部的控制器240；基于来自地址寄存器230的行地址信息ax进行块的选择和字线的选择等的字线选择电路250；保持由字线选择电路250选择的页面的读取数据或者在所选择的页面上保持要编程的编程数据的页面缓冲器/读出电路260；基于来自地址寄存器230的列地址信息ay来选择页面缓冲器/读出电路260的列等的列选择电路270；存储从熔丝单元读取的设定信息的寄存器280；监视外部电源端子的供给电压exvdd的电压监视电路100；以及生成编程电压vpgm、读取电压vread、擦除电压vers、通过电压vpass等内部电压的内部电压发生电路290。
77.存储阵列210包括多个块blk(0、1、
…
、m-1)，在各块中形成多个nand串。另外，在存
储阵列110中用户不能使用的区域(或无法存取的区域)中形成有用于存储操作电压或定时等设定信息的熔丝单元。在通电操作时，控制器240读取存储在熔丝单元中的设定信息，并将其设置在寄存器280中。
78.控制器240例如包含cpu或rom/ram等微控制器或状态机。例如在rom中存储有用于执行通电操作、读取操作、编程操作、擦除操作等的编程，控制器240通过执行这些编程来控制各操作。
79.在读取操作中，向位线施加正电压，向选择字线施加例如0v，向非选择字线施加通过电压。在编程操作中，向选择字线施加高电压的编程电压vpgm，向非选择字线施加中间电位，向位线供给与“0”或“1”的数据对应的电压。在擦除操作中，向块内的选择字线施加0v，向p阱施加高电压，以块为单位擦除数据。
80.图8(a)、图8(b)说明快闪存储器200的通电操作。其中，贯通电流id例如是基于在通电操作中进行的读取存储阵列时的消耗电流icc大小来设定(id≒icc)。举例来说，消耗电流icc可设定为在读取操作中可能达到的最大电流，其例如是启动电荷泵时的最大电流。
81.图8(a)表示来自外部电源端子的电流isp充分大时的状态。参照图8(a)，通过接通电源，外部电源端子的供给电压exvdd上升，在电压监视电路100的通电检测部110检测出供给电压exvdd达到通电电压电平时，计时器120开始预定时间的计时，并在计时期间输出使能信号en至贯通电流生成部130。响应于使能信号en，贯通电流生成部130在供给电压exvdd与gnd之间生成贯通电流路径。
82.此例中，由于id≒icc，因此在供给电流isp充分大的情况下，即使流通贯通电流id，供给电压exvdd也不会下降到断电电压电平pdd。因此在计时器120的计时结束后，控制器240可正常从存储阵列210的熔丝单元读取设定信息，并将读取的设定信息传输到寄存器280。进而根据需要，控制器240从存储阵列210的第一页面读取冗余信息等。前述熔丝读取、第一页面读取可作为通电操作的一部分预先设定，控制器240在没有来自外部的指令的情况下自动地实施这些操作。之后，快闪存储器进入待机状态。
83.图8(b)表示来自外部电源端子的供给电流isp受到限制时的状态。如图所示，在检测出供给电压exvdd达到通电电压电平后，计时器120开始计时并流通贯通电流，供给电压exvdd因而下降到断电电压电平pdd。断电检测部140接着检测出供给电压exvdd下降到断电电压电平，并输出复位信号pddrst。响应于复位信号pddrst，计时器120、通电检测部110或贯通电流生成部130等内部电路被复位，因此可避免快闪存储器200在供给电流isp受到限制的状态下进入熔丝单元的读取操作，进而防止错误的发生。此外，此例中有于不会反复进行与中断熔丝单元的读取操作，可避免对存储阵列施加不必要的应力，进而提升存储的可靠度。
84.虽然详细叙述了本发明的优选的实施方式，但本发明并不限定于特定的实施方式，能够在权利要求所记载的发明主旨的范围内进行各种变形、变更。

技术特征：

1.一种操作方法，是半导体装置的操作方法，其特征在于，所述操作方法包括：监视外部电源端子的供给电压，检测通电电压电平的步骤；响应于所述通电电压电平的检测而计时预定时间的步骤；在所述预定时间的计时期间，使所述外部电源端子与基准电位之间产生贯通电流的步骤；以及在产生所述贯通电流时，检测出所述供给电压的下降的步骤。2.根据权利要求1所述的操作方法，其特征在于，检测出所述供给电压的下降的步骤包括检测出所述供给电压是否达到断电电压电平，其中所述操作方法还包括在检测出所述供给电压达到所述断电电压电平时将所述半导体装置复位的步骤。3.根据权利要求1或2所述的操作方法，其特征在于，检测出所述供给电压的下降的步骤包括检测出所述供给电压是否达到断电电压电平，其中所述操作方法还包括在检测出所述供给电压没有达到所述断电电压电平时，在所述预定时间的计时期间后使内部电路实施正常操作的步骤。4.根据权利要求3所述的操作方法，其特征在于，所述正常操作是从预定的存储区域读取与所述半导体装置的操作有关的设定信息的操作。5.根据权利要求1或2所述的操作方法，其特征在于，产生所述贯通电流的步骤包括控制所述贯通电流的大小和流通所述贯通电流的期间中的至少一者。6.根据权利要求5所述的操作方法，其特征在于，所述控制利用在计时所述预定时间的步骤中所使用的至少一时钟信号来实施。7.根据权利要求1或2所述的操作方法，其特征在于，产生所述贯通电流的步骤使用恒电流电路产生所述贯通电流。8.一种半导体装置，其特征在于，所述半导体装置包括：通电检测机构，检测出外部电源端子的供给电压是否达到通电电压电平；测量机构，在检测出所述供给电压达到所述通电电压电平的情况下计时预定时间；贯通电流生成机构，在所述测量机构对所述预定时间进行计时的期间，使所述外部电源端子与基准电位之间产生贯通电流；以及电压下降检测机构，检测出产生所述贯通电流的期间，所述供给电压的下降是否到达断电电压电平。9.根据权利要求8所述的半导体装置，其特征在于，所述半导体装置还包括复位机构，所述复位机构在利用所述电压下降检测机构检测出所述断电电压电平时将所述半导体装置复位。10.根据权利要求8或9所述的半导体装置，其特征在于，所述半导体装置还包括实施机构，所述实施机构在利用所述电压下降检测机构未检测出供给电压下降到断电电压电平的情况下，在计时所述预定时间结束后，使内部电路实施正常操作。11.根据权利要求10所述的半导体装置，其特征在于，所述正常操作是从预定的存储区域读取与所述半导体装置的操作相关的设定信息的操作。12.根据权利要求9所述的半导体装置，其特征在于，所述贯通电流生成机构包括控制所述贯通电流的大小和流通所述贯通电流的期间中的至少一者。
13.根据权利要求12所述的半导体装置，其特征在于，所述贯通电流生成机构利用在所述测量机构中使用的时钟信号控制所述贯通电流的大小和/或流通所述贯通电流的期间。14.根据权利要求9所述的半导体装置，其特征在于，所述贯通电流生成机构使用恒电流电路生成所述贯通电流。

技术总结

本发明提供一种能够进行可靠性高的操作的半导体装置和操作方法。本发明的电压监视电路(100)包括：通电检测部(110)，检测出外部电源端子的供给电压(EXVDD)是否达到通电电压电平；计时器(120)，在检测出供给电压达到通电电压电平时计时预定时间；贯通电流生成部(130)，在计时器(120)对预定时间进行计时的期间，使外部电源端子与GND之间产生贯通电流；以及断电检测部(140)，检测在产生贯通电流的期间供给电压(EXVDD)的下降是否到达断电电压电平。给电压(EXVDD)的下降是否到达断电电压电平。给电压(EXVDD)的下降是否到达断电电压电平。