(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 202010957666.1
(22)申请日 2020.09.11
(71)申请人 中国科学院微电子研究所
地址 100029 北京市朝阳区北土城西路3号
(72)发明人 杨建国 刘超 吕杭炳 刘明
(74)专利代理机构 中科专利商标代理有限责任
公司 11021
代理人 任岩
(51)Int.Cl.
G11C 11/411(2006.01)
G11C 11/416(2006.01)
G11C 11/22(2006.01)
G06F 11/07(2006.01)
(54)发明名称
储器
(57)摘要
本发明公开了一种基于7T1C结构的存储单
括：6T结构和1T1C结构，6T结构用于数据1或0的
输入和存储；1T1C结构与6T结构的第一存储节点
连接，用于在6T结构断电时，存储数据1或0，并在
6T结构通电时将数据1或0恢复至6T结构。通过本
发明的1T1C结构，在不改变现有技术中的SRAM的
读写电路的情况下，以简单的电路设计，保持了
良好的结构兼容性，防止了漏电流的出现，同时
避免了存储单元面积尺寸的增加，操作速度更
快，
静态功耗更低。权利要求书2页 说明书7页 附图2页CN 112133347 A 2020.12.25
C N 112133347
A
1.一种基于7T1C结构的存储单元，其特征在于，包括：
6T结构，用于数据1或0的输入和存储；
1T1C结构，与所述6T结构的第一存储节点(QB)连接，用于在所述6T结构断电时存储所述数据1或0，并在所述6T结构通电时将数据1或0恢复至所述6T结构。
2.根据权利要求1所述的存储单元，其特征在于，所述1T1C结构包括：
开关晶体管(M7)，与所述6T结构的第一存储节点(QB)连接，用于控制所述1T1C结构的通路导通。 3.根据权利要求2所述的存储单元，其特征在于，
所述开关晶体管(M7)为NMOS晶体管或PMOS晶体管；
所述开关晶体管(M7)的栅极与开关字线(SWL)连接，源极与所述第一存储节点(QB)连接。
4.根据权利要求2所述的存储单元，其特征在于，所述1T1C结构还包括：
铁电存储单元(FeRAM)，一端与所述开关晶体管(M7)的漏极连接，另一端与控制线(PL)连接，用于在所述6T结构断电时，存储所述数据1或0，并在所述6T结构恢复供电时，将数据1或0恢复至所述6T结构。
5.根据权利要求1所述的存储单元，其特征在于，所述6T结构包括：
第一反相器，用于提供第一存储节点(QB)，以存储数据1或0；
第二反相器，与所述第一反相器交叉耦合，并相互对称设置，用于提供第二存储节点(Q)，所述第二存储节点(Q)在第一存储节点(QB)存储数据0时存储数据1，在第一存储节点(QB)存储数据1时存储数据0。
6.根据权利要求5所述的存储单元，其特征在于，所述第一反相器包括：
第一上晶体管(M2)，源极与控制字线(PWL)连接，
第一下晶体管(M1)，与第一上晶体管(M2)在第一方向上对称设置，源极与所述第一上晶体管(M2)的漏极连接，漏极接地，栅极与所述第一上晶体管(M2)的栅极连接。
7.根据权利要求6所述的存储单元，其特征在于，第二反相器包括：
第二上晶体管(M4)，与第一上晶体管(M2)在第二方向上对称设置，源极与控制字线(PWL)连接，
第二下晶体管(M3)，与第二上晶体管(M4)在第一方向上对称设置，与第一下晶体管(M1)在第二方向上对称设置，源极与所述第二上晶体管(M4)的漏极连接，漏极接地，栅极与所述第二上晶体管(M4)的栅极连接。
8.根据权利要求5所述的存储单元，其特征在于，所述6T结构还包括：
第一存取晶体管(M5)，栅极与字线连接，源极与第一存储节点(QB)连接，漏极与反位线连接，
第二存取晶体管(M6)，与第一存取晶体管(M5)在第二方向上对称设置，栅极与字线连接，源极与第二存储节点(Q)连接，漏极与位线连接。
9.根据权利要求8所述的存储单元，其特征在于，
所述第一存储节点(QB)与第一反相器的第一上晶体管(M2)的漏极和第二反相器的第二上晶体管(M4)的栅极连接；
所述第二存储节点(Q)与第一反相器的第一上晶体管(M2)的栅极和第二反相器的第二
上晶体管(M4)的漏极连接。
10.一种权利要求1-9中任一项所述的基于7T1C结构的存储单元的操作方法，其特征在于，包括：
响应于所述存储单元的断电操作，所述1T1C结构被施加正脉冲电压，将所述6T结构在第一存储节点存储的数据1或0存储到所述1T1C结构中；
响应于所述存储单元的通电操作，所述1T1C结构被施加正脉冲电压，将所述1T1C结构中存储的数据1或0恢复到所述6T结构中，所述1T1C结构进入悬空状态。
11.一种基于7T1C结构的存储器，具有一存储单元阵列结构，该存储单元阵列结构包括多个权利要求1-9中任一项所述的基于7T1C结构的存储单元。
基于7T1C结构的存储单元及其操作方法、存储器
技术领域
[0001]本发明涉及存储器技术领域，具体涉及一种基于7T1C结构的存储单元及其操作方法、存储器。
背景技术
[0002]节能型芯片(可应用于可穿戴设备和物联网设备等)采用静态随机存储器(Static random access memory，SRAM)进行计算，同时采用非易失性存储器(Non-volatile memory，NVM)进行断电存储，以减少待机电流。但是，这种2宏(SRAM+NVM)方案由于耗电量大且存储缓慢(断电)。因此，在睡眠模式
下使用低电源电压的情况下，SRAM+NVM方案无法实现频繁断电以及逐字串行传输数据引起的恢复(开机)操作。
[0003]铁电存储器由于兼容互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)逻辑工艺的NVM设备的最新进展引领了非易失性逻辑的发展，该逻辑将NVM合并到触发器(Flip-Flop，FF)，SRAM或三态内容寻址存储器(Ternary Content Addressable Memory，TCAM)中的CMOS电路中，以实现NVM设备与CMOS之间的并行数据移动。非易失性存储器件主要用于快速，本地和低功耗的存储/恢复操作。与SRAM+NVM方案相比，NVSRAM单元在SRAM和NVM设备的各个单元之间执行并行传输，具有低功耗和并行数据恢复特点，因此在物联网的应用被广泛看好。
[0004]目前，利用磁性隧道结(Magnetic Tunnel Junctions，MTJ)和阻变式存储器(Resistive Random Access Memory，ReRAM)器件已经开发多种NVSRAM单元，例如4T2R、6T2R、7T2R、8T2R以及7T1R等多种结构形式的NVSRAM单元。但是，现有技术中的上述多种结构形式的NVSRAM单元仍然具有各种缺陷：
[0005]1)4T2R、6T2R和7T2R结构形式的NVSRAM单元虽然面积很小，但在存储节点(Q和QB)处遭受很大的直流(Direct Current，DC)短路电流，并且在SRAM模式下结构单元的稳定性显著降低；
[0006]2)8T2R结构形式的NVSRAM单元在SRAM模式下虽消除了DC短路电流，但同时消耗的存储器面
积很大，而且基于两个非易失性存储器件的8T2R结构形式的NVSRAM单元可实现高恢复率，但由于使用了两个存储器件，所以消耗极大存储和恢复功耗；
[0007]3)基于RRAM的7T1R结构形式的NVSRAM单元可以降低存储功耗但是存储和恢复的的次数比较低。
发明内容
[0008](一)要解决的技术问题
[0009]为解决上述的现有技术的NVSRAM单元所存在的至少一个技术问题，本发明公开了一种基于7T1C结构的存储单元及其操作方法、存储器。
[0010](二)技术方案
[0011]本发明的一个方面公开了一种基于7T1C结构的存储单元，其中，包括：6T结构和
1T1C结构，6T结构用于数据1或0的输入和存储；1T1C结构与6T结构的第一存储节点连接，用于在6T结构断电时，存储数据1或0，并在6T结构通电时将数据1或0恢复至6T结构。[0012]可选地，1T1C结构包括：开关晶体管，开关晶体管与6T结构的第一存储节点连接，用于控制1T1C结构的通路导通。
[0013]可选地，开关晶体管为NMOS晶体管或PMOS晶体管；开关晶体管的栅极与开关字线SWL连接，源极与第一存储节点连接。
[0014]可选地，1T1C结构还包括：铁电存储单元，铁电存储单元一端与开关晶体管的漏极连接，另一端与控制线PL连接，用于在6T结构断电时，存储数据1或0，并在6T结构恢复供电时，将数据1或0恢复至权利要求6T结构。
[0015]可选地，6T结构包括：第一反相器和第二反相器。第一反相器用于提供第一存储节点，以存储数据1或0；第二反相器与第一反相器交叉耦合，并相互对称设置，用于提供第二存储节点，第二存储节点在第一存储节点存储数据0时存储数据1，在第一存储节点存储数据1时存储数据0。
[0016]可选地，第一反相器包括：第一上晶体管和第一下晶体管，第一上晶体管的源极与控制字线PWL连接；第一下晶体管与第一上晶体管在第一方向上对称设置，第一下晶体管的源极与第一上晶体管的漏极连接，漏极接地，栅极与第一上晶体管的栅极连接。
[0017]可选地，第二反相器包括：第二上晶体管和第二下晶体管，第二上晶体管与第一上晶体管在第二方向上对称设置，源极与控制字线PWL连接；第二下晶体管与第二上晶体管在第一方向上对称设置，与第一下晶体管在第二方向上对称设置，源极与第二上晶体管的漏极连接，漏极接地，栅极与第二上晶体管的栅极连接。
[0018]可选地，6T结构还包括：第一存取晶体管和第二存取晶体管，第一存取晶体管的栅极与字线连接，源极与第一存储节点连接，漏极与反位线连接；第二存取晶体管与第一存取晶体管在第二方向上对称设置，第二存取晶体管的栅极与字线连接，源极与第二存储节点连接，漏极与位线连接。
[0019]可选地，第一存储节点与第一反相器的第一上晶体管的漏极和第二反相器的第二上晶体管的栅极连接；第二存储节点与第一反相器的第一上晶体管的栅极和第二反相器的第二上晶体管的漏极连接。
[0020]本发明的另一个方面公开了一种基于7T1C结构的存储器，具有一存储单元阵列结构，该存储单元阵列结构包括多个上述的基于7T1C结构的存储单元。
[0021]本发明的另一个方面公开了一种上述的基于7T1C结构的存储单元的操作方法，其中，包括：响应于存储单元的断电操作，1T1C结构被施加正脉冲电压，将6T结构在第一存储节点存储的数据1或0存储到权利要求1T1C结构中；响应于存储单元的通电操作，1T1C结构被施加正脉冲电压，将1T1C结构中存储的数据1或0恢复到6T结构中，1T1C结构进入悬空状态。
[0022](三)有益效果
[0023]本发明公开了一种基于7T1C结构的存储单元及其操作方法、存储器。其中，该存储单元包括：6T结构和1T1C结构，6T结构用于数据1或0的输入和存储；1T1C结构与6T结构的第一存储节点连接，用于
在6T结构断电时，存储数据1或0，并在6T结构通电时将数据1或0恢复至6T结构。通过本发明的1T1C结构，在不改变现有技术中的SRAM的读写电路的情况下，以简
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议