PET的Wave-union型TDC装置及测量方法[发明专利]

(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 202010800208.7
(22)申请日 2020.08.11
(71)申请人 明峰医疗系统股份有限公司
地址 310016 浙江省杭州市经济技术开发
区益丰路129号5幢1-2层
(72)发明人 马聪 李兴 黄振强 
(74)专利代理机构 绍兴市越兴专利事务所(普
通合伙) 33220
代理人 高林
(51)Int.Cl.
G01R  29/02(2006.01)
(54)发明名称
PET的Wave-union型TDC装置及测量方法
(57)摘要
本发明涉及时间测量领域,尤其涉及一种
PET的Wave ‑union型TDC装置及测量方法,利用在
进位链中引入Wave  Union  Launcher激发输入脉
信号产生周期性震荡,通过多次测量信号的前
沿时刻达到提高测量精度的目的;另外,还利用
晶体本底噪声进行TDC的在线非线性修正,进一
步提高时间分辨率和统一数据格式,方便后端符
合逻辑算法;优势在于:该装置具有精度高、死时
间小、成本低和易集成等优势,满足绝大部分PET
系统应用需求。权利要求书3页  说明书7页  附图3页CN 111812410 A 2020.10.23
C N  111812410
A
1.一种PET的Wave-union型TDC装置,包括输入端D触发器、多路选择器、非门、进位链、Wave-union Launcher、DFF阵列、pipeline编码器、非线性修正逻辑、细时间计算逻辑、粗计数器以及数据缓存器;
所述输入端D触发器用于锁存和清空输入脉冲信号;
所述进位链装置是FPGA内部CARRY4硬核串联形成,输入脉冲信号进入后在链内递加传递,利用链上
不同抽头电平状态来标记脉冲到达时刻;
所述DFF阵列由D触发器构成,用于锁存进位链抽头上的电平并产生温度计码;
所述Wave-union Launcher是利用进位链的其中一个抽头,通过非门反馈到多路选择器输入端,产生周期震荡脉冲;
所述Pipeline编码器用于将温度计码转换为二进制编码的细时间信息;
所述细时间计算逻辑是将多次震荡得到的细时间信息归一化,并求和或取平均得到最终的细时间结果;
所述非线性修正逻辑用于修正最终的细时间结果;
所述粗计数器是用采样时钟驱动的FPGA内部计数器软核,用来得到粗时间信息;
所述数据缓存器是将得到的时间数据进行缓存处理,并和系统其他逻辑通讯。
2.如权利要求1所述的一种PET的Wave-union型TDC装置,其特征在于:进位链延迟Δchain应大于采样时钟周期Tclk。
3.如权利要求1所述的一种PET的Wave-union型TDC装置,其特征在于:所述CARRY4包括四个抽头,
其中两个抽头的电平状态用于标记脉冲到达时刻,该两个抽头到DFF阵列的延迟一致且最小。
4.如权利要求1所述的一种PET的Wave-union型TDC装置,其特征在于:所述Pipeline编码器由独热码编码器和二进制编码器;所述独热码编码器通过检测DFF阵列锁存产生的温度计码,得到独热码;所述二进制编码器包括基本树结构和输出树结构,基本树结构利用或门搭建层树结构,输出树结构把基本树结构的中间电平提取,最终将独热码转换为二进制编码的细时间信息。
5.如权利要求4所述的一种PET的Wave-union型TDC装置,其特征在于:所述基本树结构和输出树结构的每一层门后都加入D触发器阵列。
6.一种PET的Wave-union型TDC装置的测量方法,其特征在于,包括以下步骤:
S01.输入待测脉冲信号,待测脉冲信号经输入端D触发器、多路选择器后进入进位链,当脉冲信号传递到第k个抽头时,多路选择器选择1,进位链输入信号拉低;当低电平再次到达第k个抽头时,多路选择器选择0,进位链输入信号拉高,从而产生周期震荡脉冲,Wave-union Launcher的震荡周期Tosc大于进位链延迟Δchain;输入脉冲信号进入后在链内递加传递,利用链上不同抽头电平状态来标记脉冲到达时刻,进位链延迟Δchain大于采样时钟周期Tclk;
S02.DFF阵列锁存进位链抽头上的电平并产生温度计码;
S03.独热码编码器通过检测温度计码,得到独热码,二进制编码器将独热码转换为二进制编码的细时间信息;
S04.细时间计算逻辑是将多次震荡得到的细时间信息归一化,并求和取平均得到最
终的细时间结果,所述归一化通过递归运算式实现,其
中t i表示每次测量的细时间,α类指的是在两个时钟周期内分别检测到两个待测脉冲信号;β类指的是在两个时钟周期内检测到同一个待测脉冲信号,其差即为一个时钟周期;γ类针对震荡周期Tosc来讲,连续测量出现0个待测脉冲信号;对于β和γ类,每一个测量周期在测量结果中补偿一个周期,对于α类,通过上式递归运算可以归一化到相对于第一次事件的细时间信息;将每次测量的细时间信息加和或取平均处理,即得到最终的细时间结果;
S05.非线性修正逻辑用于修正最终的细时间结果;
S06.粗计数器用采样时钟驱动的FPGA内部计数器软核,得到粗时间信息;
S07.结合粗时间信息和修正后的细时间结果,在动态范围内完成时间测量。
7.如权利要求6所述的一种PET的Wave-union型TDC装置的测量方法,其特征在于:所述步骤S04中,将每次测量的细时间信息取平均处理,所述取平均计算式为:
其中,M为总的测量次数,t(m,1)为相对于第一次测量的细时间结果,t(m)是本次测量的细时间结果,n(M)为对于β和γ类型事件需要补偿的测量周期函数。
8.如权利要求6所述的一种PET的Wave-union型TDC装置的测量方法,其特征在于,所述震荡周期Tosc由下式决定:
其中,Δtap为进位链抽头平均单元延迟,ΔMUX为多路选择器延迟,ΔINV为非门延迟,ΔROUT为走线
延迟;所述各部分延迟的确定包括以下步骤:使用开发工具对非门和多路选择器在FPGA内部的位置进行固定,并对ΔROUT进行延迟时序约束和走线固定,最终根据工具布线后仿结果估算各部分的延迟。
9.如权利要求6所述的一种PET的Wave-union型TDC装置的测量方法,其特征在于,所述步骤S03还包括以下步骤:利用温度计码各位与其临近高四位进行与非运算,只标记最高出现“01”跳变的位置,对于最高三位,分别与最低位进行与或运算,上述布尔运算公式如下:
10.如权利要求6所述的一种PET的Wave-union型TDC装置的测量方法,其特征在于,所述步骤S05包括:非线性修正逻辑利用探测器本底噪声产生的随机脉冲信号,在系统开启时统计每个细时间出现的次数并计算延迟均匀度,利用bin-by-bin方法得到非线性修正参
数,非线性修正参数作为查表存放于FPGA内部的随机存储器RAM中,实际待测脉冲信号根据最终测得的细时间结果作为地址去读取查表中的修正值,得到修正后的细时间值。
PET的Wave-union型TDC装置及测量方法技术领域
[0001]本发明涉及时间测量领域,尤其涉及一种PET的Wave -union型TDC装置及测量方法。
背景技术
[0002]基于飞行时间测量(Time -of -fight , TOF )成像原理的正电子发射计算机断层显像(Positron  Emission  Tomography,PET )由于其高信噪比和低随机符合率等受到青睐。其探测原理是利用晶体(比如Lyso )将放射源释放的伽马射线转换为可见光,然后利用光电转换器件(PMT或者SiPM )将可见光转换为模拟电信号。前端电路对该模拟电信号进行高精度的能量和时间测量,然后将测量结果送入后端数据获取系统(Data  acquisition,DAQ )中进行符合判选。最终利用有效信号在符合线上的两个事件的时间差,重建放射源图像。除了探测器硬件本身信噪比的影响外,时间数字转换器(Time -Digital  Converter,TDC )的精度也直接影响图像质量。
[0003]对于传统的PET系统中的时间测量,一般是借助于高精度的商用专用集成电路(Application  Specific  Integrated  Circuit,ASIC )TDC芯片来完成时间测量。ASIC  TDC 具有稳定性好和精度高的优点,但是其成本较高,电路复杂,不利于像PET这样超多通道应用情形。近年来,基于FPGA的TDC由于其成本低、研发周期短、精度高和配置灵活等优势发展迅猛。基于进位链类型的FPGA -TDC是利用FPGA内部固有的进位链资源实现,具有开发难度低的优势而广受欢迎。其原理是利用输入脉冲信号在
进位链各个进位单元上产生不同的电平状态来标记输入脉冲到达的时间。基于进位链的FPGA -TDC由于进位单元延迟及其不均匀性,精度一般可达数十皮秒量级。为了进一步提高测量精度,克服最小延迟单元限制,美国费米国家实验室提出了Wave -Union方法,能够在尽量节省FPGA资源的情况下提高测量精度。大致原理是利用在进位链中引入Wave  Union  Launcher激发输入脉冲信号产生稳定的周期性震荡,通过多次测量信号的前沿时刻达到提高测量精度的目的。
[0004]如何将Wave -union型FPGA -TDC装置应用于PET,成为本案需要解决的问题。发明内容
[0005]为解决上述问题,本发明的目的在于提供一种PET的Wave -union型TDC装置及测量方法。
[0006]为了实现上述目的,本发明的技术方案如下:
一种PET的Wave -union型TDC装置,包括输入端D触发器、多路选择器、非门、进位链、Wave -union  Launcher、DFF阵列、pipeline编码器、非线性修正逻辑、细时间计算逻辑、粗计数器以及数据缓存器;
所述输入端D触发器用于锁存和清空输入脉冲信号;
所述进位链装置是FPGA内部CARRY4硬核串联形成,输入脉冲信号进入后在链内递加传递,利用链上不同抽头电平状态来标记脉冲到达时刻;
说 明 书
1/7页CN 111812410 A

本文发布于:2024-09-22 19:23:45,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/4/426476.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:时间   测量   信号   进位   脉冲   利用   延迟
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议