基岛、封装框架及电子设备的制作方法

1.本技术属于集成电路封装技术领域，更具体地说，是涉及一种基岛、封装框架及电子设备。

背景技术：

2.封装框架作为集成电路的芯片载体，是一种借助于键合材料实现芯片内部电路引出端与外引线的电气连接，并形成电气回路的关键结构件，它起到了芯片与外部导线连接的桥梁作用。绝大部分的半导体集成块中都需要使用封装框架，而目前，市场上现有的封装框架多为单基岛封装框架，如此，所产生的问题是：采用单个基岛的封装框架其内一般只能封装一个芯片，且基岛需要一根散热引脚与外部相连，而散热引脚一般与功能引脚并列设置，致使功能引脚的数量减少，从而导致封装框架集成度低，不能满足市场的需求。

技术实现要素：

3.本技术实施例的目的在于提供一种基岛、封装框架及电子设备，以解决现有技术中存在的封装框架集成度低的技术问题。
4.为实现上述目的，本技术的第一方面是提供一种基岛，所述基岛形成有电路结构，所述电路结构形成多个第一接口和多个第二接口，多个所述第一接口与多个所述第二接口一一对应，且每个所述第一接口均电连接于与之对应的所述第二接口。
5.本技术提供的封装框架的有益效果在于：与现有技术中的基岛只具备散热功能相比，本技术所提供的基岛上形成有电路结构，电路结构形成多个第一接口和多个第二接口，其中，多个第一接口和第二接口一一对应，且每个第一接口均电连接于与之对应的第二接口；在使用时，将芯片固定在基岛上，芯片通过电路结构与外界进行数据传输，从而使该基岛在对芯片进行散热的同时，还能使芯片通过该基岛上的电路结构对外界进行数据传输，从而使基岛具备对芯片进行数据传输的功能。
6.第二方面，本技术是提供一种封装框架，包括：
7.塑封本体；
8.上述所述的基岛，所述基岛封装于所述塑封本体内；
9.引脚，电连接于所述第一接口，并与所述基岛间隔。
10.一实施例中，所述基岛的数目为多个，且相邻两个所述基岛之间电气隔离。
11.一实施例中，多个所述基岛呈线性阵列布列。
12.一实施例中，所述基岛的外表面至少部分裸露。
13.一实施例中，所述引脚的数目为多个，多个所述引脚与多个所述第一接口一一对应，每个所述引脚均电连接于与之对应的所述第一接口。
14.一实施例中，多个所述引脚沿多个所述基岛的布列方向布列。
15.一实施例中，所述封装框架还包括芯片，所述芯片固定连接于所述基岛，且所述芯片具有多个第三接口，多个所述第三接口与多个所述第二接口一一对应，每个所述第三接
口与与之对应的所述第二接口电连接。
16.一实施例中，所述芯片的数目为多个，多个所述芯片与多个所述基岛一一对应，每个所述芯片的所述第三接口均电连接于与之对应的所述基岛的所述第二接口。
17.本技术提供的封装框架的有益效果在于：与现有技术相比，本技术封装框架包括塑封本体，塑封本体内封装有至少一个基岛，基岛上形成有电路结构，电路结构形成多个第一接口和多个第二接口，其中，多个第一接口和第二接口一一对应，且每个第一接口均电连接于与之对应的第二接口；在使用时，将芯片固定在基岛上，芯片通过电路结构与外界进行数据传输，从而使该基岛在对芯片进行散热的同时，还能使芯片通过该基岛上的电路结构对外界进行数据传输，从而使基岛具备对芯片进行数据传输的功能；而且，与现有的技术中散热引脚与功能引脚的并列设置的方案相比，通过将基岛与引脚间隔设置，从而使该塑封本体上封装的引脚均为能够对芯片进行数据传输的功能引脚，以增加该封装框架中功能引脚的数量，从而提高该封装框架的功能端，进而提高该封装框架的集成度。
18.第三方面，本技术提供一种电子设备，包括：
19.上述任意一项所述的封装框架。
20.本技术所提供的电子设备的有益效果与上述封装框架的有益效果相同，此处不再一一赘述。
附图说明
21.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
22.图1为本技术实施例提供的封装框架封装时的结构示意图；
23.图2为本技术实施例提供的封装框架的结构示意图；
24.图3为本技术实施例提供的封装框架的剖视图。
25.其中，图中各附图标记：
26.10、基岛；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11、承载端；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12、功能端；
27.13、槽结构；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20、芯片；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30、塑封本体；
28.31、容置槽；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
32、柱结构；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40、引脚。
具体实施方式
29.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
30.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
31.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关
系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
32.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
33.请一并参阅图1至图3，现对本技术实施例提供的基岛、封装框架及电子设备进行说明。
34.本技术的第一方面是提供一种基岛10，基岛10形成有电路结构(图示未标出)，电路结构形成多个第一接口和多个第二接口，多个第一接口与多个第二接口一一对应，且每个第一接口均电连接于与之对应的第二接口。
35.具体的，在本技术中，请参阅图2和图3，基岛10具有间隔设置的承载端11和功能端12，其中，电路结构形成于承载端11，芯片20具有多个第三接口，多个第三接口与多个第二接口一一对应，每个第三接口与与之对应的第二接口电连接。多个第一接口中，至少有一个第一接口延伸至功能端12，从而使芯片20能够通过位于功能端12的第一接口与外界进行数据传输。
36.与现有技术中的基岛10只具备散热功能相比，本技术所提供的基岛10上形成有电路结构，电路结构形成多个第一接口和多个第二接口，其中，多个第一接口和多个第二接口一一对应，且每个第一接口均电连接于与之对应的第二接口；在使用时，将芯片20固定在基岛10上，芯片20通过电路结构与外界进行数据传输，从而使该基岛10在对芯片20进行散热的同时，还能使芯片20通过该基岛10上的电路结构对外界进行数据传输，从而使基岛10具备对芯片20进行数据传输的功能。
37.第二方面，本技术是提供一种封装框架，包括塑封本体30、引脚40以及上述实施例所提供的基岛10，其中，基岛10封装于塑封本体30内。引脚40电连接于第一接口，并与基岛10间隔。
38.具体的，在本技术中，请参阅图2和图3，芯片20固定于基岛10的承载端11上，基岛10在用于固定芯片20的同时，还用于散发芯片20在工作时所产生的热量，同时，多个第一接口中，部分第一接口设置于承载端11，且至少有一个第一接口延伸至功能端12，使芯片20能够通过位于功能端12的第一接口与外界进行数据传输。与现有技术中通过芯片20通过引脚40与外界进行数据传输的技术方案相比，芯片20能够通过位于功能端12的第一接口与外界进行数据传输，增加了芯片20与外界进行数据传输的功能接口。
39.引脚40一端封装于塑封本体30内，并与位于承载端11的第一接口电性连接，且引脚40封装在塑封本体30的一端与基岛10间隔设置，引脚40的另一端延伸至塑封本体30的外部，用于与电路板焊接，以供于芯片20通过第三接口、第二接口、第一接口、引脚40进行数据传输。
40.引脚40的数目为多个，且引脚40的数目小于第一接口的数目，每个引脚40包裹于塑封本体30内部的一端均与第一接口电连接，从而使多个引脚40中的每个引脚40均供于芯片20与外界进行数据传输，且多个引脚40中，每个引脚40包裹于塑封本体30内部的一端均基岛10间隔设置。
41.与现有技术相比，本技术封装框架包括塑封本体30，塑封本体30内封装有至少一个基岛10，基岛10上形成有电路结构，电路结构形成多个第一接口和多个第二接口。其中，多个第一接口和第二接口一一对应，且每个第一接口均电连接于与之对应的第二接口；在使用时，将芯片20固定在基岛10上，芯片20通过电路结构与外界进行数据传输，从而使该基岛10在对芯片20进行散热的同时，还能使芯片20通过该基岛10上的电路结构对外界进行数据传输，从而使基岛10具备对芯片20进行数据传输的功能；而且，与现有的技术中散热引脚40与功能引脚40的并列设置的方案相比，通过将基岛10与引脚40间隔设置，从而使该塑封本体30上封装的引脚40均为能够对芯片20进行数据传输的功能引脚40，以增加该封装框架中功能引脚40的数量，从而提高该封装框架的功能端12，进而提高该封装框架的集成度。
42.在本技术的一个实施例中，塑封本体30上设有容置槽31，容置槽31具有敞口，基岛10容置于容置槽31内，且功能端12裸露于敞口并与敞口所在的平面平齐。
43.具体的，在本实施例中，请参阅图2，塑封本体30上设有容置槽31，且容置槽31具有的敞口，基岛10的功能端12与容置槽31的敞口所在的平面平齐，以便于该封装框架能够通过基岛10的功能端12与电路板之间通过焊接，从而将该封装框架固定在电路板上，同时，基岛10的功能端12与容置槽31的敞口所在的平面平齐设置，还便于基岛10将芯片20在工作过程中所产生的热量传导至电路板上进行散热，以及便于位于功能端12的第一接口与电路板电连接，便于芯片20通过基岛10功能端12的第一接口与电路板进行数据传输。
44.在本技术的一实施例中，基岛10的数目为多个，且相邻两个基岛10之间电气隔离。
45.具体的，在本身申请中，请参阅图2和图3，基岛10的数目为多个，每个基岛10均封装于封装框架内，且多个基岛10呈线性阵列布列于塑封本体30内，相邻两个基岛10间隔设置，且相邻两个基岛10之间的间隙部位由塑封本体30填充，以实现相邻两个基岛10之间的电气隔离。
46.作为优先的，基岛10的数目为两个，两个基岛10间隔设置，且两个基岛10的外表面均裸露于塑封本体30的同一侧，用于对芯片20在工作时所产生的热量进行散热。
47.塑封本体30对基岛10进行封装时，将基岛10部分封装在塑封本体30的内部，以及另一部分封装在塑封本体30的外部。基岛10封装在塑封本体30内部的部分用于承载芯片20，基岛10封装在塑封本体30外侧的部分将芯片20在工作过程中产生的热量进行散热。
48.在本技术的一个实施例中，封装框架还包括限位结构，限位结构包括第一限位件和第二限位件，第一限位件和第二限位件两者中的一者连接于塑封本体30，第一限位件和第二限位件两者中的一者连接于基岛10，第一限位件与第二限位件连接。
49.具体的，在本技术中，请参阅图2，第一限位件设置在塑封本体30上，第二限位件设置在塑封本体30上，通过第一限位件和第二限位件之间的连接，从而提高基岛10封装在塑封本体30内的可靠性，防止基岛10从塑封本体30上脱落。
50.作为优选的，第一限位件为柱结构32，柱结构32沿垂直于容置槽31的侧壁方向延伸，且柱结构32的一端设与容置槽31的侧壁一体设置，另一端弧形结构，第二限位件为槽结构13，槽结构13设置于基岛10的侧壁，且槽结构13的底部为弧形结构，在基岛10封装于塑封本体30内部时，柱结构32适配于槽结构13内，通过在柱结构32远离容置槽31侧壁的一端设置成弧形结构，从而增加柱结构32与槽结构13之间的接触面积，进而提高基岛10与塑封本体30的之间的连接的可靠性，防止基岛10从塑封本体30上脱落。
51.在本技术的一实施例中，多个引脚40沿多个基岛10的布列方向布列。
52.具体的，在本技术中实施例中，请参阅图2，每个引脚40均包括第一连接端、弯折部以及第二连接端，第一连接端与弯折部的一端连接，第二连接端与弯折部的另一端连接，且第二连接端与第一连接端位于两个平面内。第一连接端封装于塑封本体30内部并与位于承载端11上的第一接口电连接，第二连接端位于塑封本体30的外侧，用于与电路板电连接。其中，多个第二连接端所在的平面与基岛10的功能端12所在的平面平行间隔或者呈角度设置。在将该封装框架固定在电路板上时，第二连接端所在的平面与电路板之间的间距小于基岛10的功能端12与电路板之间间距，以便于基岛10的在功能端12通过焊接固定在电路板上。
53.具体的，在本技术中实施例中，请参阅图1和图2，引脚40的数目为七个，七个引脚40沿两个基岛10的布列方向依次间隔，七个引脚40中，每个引脚40封装于塑封本体30内部的一端均与位于承载端11的第一接口电连接。
54.在本技术的另一个实施例中，多个引脚40沿塑封本体30的周向均匀间隔。
55.具体的，在本技术中，请参阅图2和图3，基岛10的数目为两个，两个基岛10间隔设置，且两个基岛10的裸露于塑封本体30外侧的部位均位于塑封本体30的同一侧，七个引脚40沿两个基岛10的布列的方向依次间隔，且七个引脚40均与基岛10的散热部相对设置于塑封本体30的两侧。
56.在本技术的一个实施例中，第二引脚40的数目为多个，多个第二引脚40沿塑封本体30的周向均匀间隔。
57.具体的，在本技术中，塑封本体30为方形结构，基岛10的数目为两个，两个基岛10间隔设置，且两个基岛10裸露于塑封本体30外侧的部位均位于塑封本体30的同一侧，且多个第二引脚40位于塑封本体30的其余三个侧面。
58.在本技术的一个实施例中，芯片20的数目为多个，多个芯片20与多个基岛10一一对应，每个芯片20的第三接口均电连接于与之对应的基岛10的第二接口，且多个所芯片20之间电性连接。
59.具体的，在本技术的实施例中，作为优先的，基岛10的数目为两个，两个基岛10间隔设置，每个基岛10的承载端11上均固定一个芯片20，以提高该封装框架的集成度。
60.第三方面，本技术提供一种电子设备，包括上述任意一个实施例所提供的的封装框架。
61.本技术所提供的电子设备的有益效果与上述封装框架的有益效果相同，此处不再一一赘述。
62.以上仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。

技术特征：

1.一种基岛，其特征在于，所述基岛形成有电路结构，所述电路结构形成多个第一接口和多个第二接口，多个所述第一接口与多个所述第二接口一一对应，且每个所述第一接口均电连接于与之对应的所述第二接口。2.一种封装框架，其特征在于，包括：塑封本体；如权利要求1所述的基岛，所述基岛封装于所述塑封本体内；引脚，电连接于所述第一接口，并与所述基岛间隔。3.如权利要求2所述的封装框架，其特征在于，所述基岛的数目为多个，且相邻两个所述基岛之间电气隔离。4.如权利要求3所述的封装框架，其特征在于，多个所述基岛呈线性阵列布列。5.如权利要求4所述的封装框架，其特征在于，所述基岛的外表面至少部分裸露。6.如权利要求5所述封装框架，其特征在于，所述引脚的数目为多个，多个所述引脚与多个所述第一接口一一对应，每个所述引脚均电连接于与之对应的所述第一接口。7.如权利要求6所述封装框架，其特征在于，多个所述引脚沿多个所述基岛的布列方向布列。8.如权利要求2或7所述封装框架，其特征在于，所述封装框架还包括芯片，所述芯片固定连接于所述基岛，且所述芯片具有多个第三接口，多个所述第三接口与多个所述第二接口一一对应，每个所述第三接口与与之对应的所述第二接口电连接。9.如权利要求8所述封装框架，其特征在于，所述芯片的数目为多个，多个所述芯片与多个所述基岛一一对应，每个所述芯片的所述第三接口均电连接于与之对应的所述基岛的所述第二接口。10.一种电子设备，其特征在于，包括：如权利要求2-9任意一项所述的封装框架。

技术总结

本申请提供了一种基岛、封装框架及电子设备，其中，基岛上形成有电路结构，电路结构形成多个第一接口和多个第二接口，其中，多个第一接口和第二接口一一对应，且每个第一接口均电连接于与之对应的第二接口；在使用时，将芯片固定在基岛上，芯片通过电路结构与外界进行数据传输，从而使该基岛在对芯片进行散热的同时，还能使芯片通过该基岛上的电路结构对外界进行数据传输，从而使基岛具备对芯片进行数据传输的功能。传输的功能。传输的功能。