一种耦合结构及量子芯片的制作方法

1.本技术属于量子芯片制备领域，具体涉及一种测试方法和测试结构。

背景技术：

2.在电路量子电动力学中，超导量子比特与谐振腔处于强耦合状态。这种强耦合可以被用来实现对量子比特状态的非破坏性测量。然而，这种强耦合相互作用带来的负面效应是为量子比特的耗散提供了额外的通道，从而使得量子比特的寿命下降。
3.因此，为了实现对量子比特进行快速和高保真度的读取，同时又不会引起量子比特寿命的下降，一般的做法是引入额外的滤波电路—如purcell滤波器（普塞尔滤波器），从而实现对purcell效应的抑制。
4.由于普塞尔滤波器在性能稳定性以及其带宽等方面的固有特点，导致其在具有大规模比特的量子芯片中的应用面临困难。例如量子芯片的成品率低、制作完成后的产品的性能与设计预期不符。因此，如何以更有效的方式在量子芯片中使用普塞尔滤波器是一个需要慎重考虑的问题。

技术实现要素：

5.有鉴于此，本技术公开了一种耦合结构和量子芯片。该耦合结构可以方便地且高质量地使用滤波器，从而能够实现对多量子比特的有效读取，且不至于引起量子比特寿命的大幅度衰减，进而提高基于此耦合结构所制作的量子芯片的质量、成品率。
6.本技术示例的方案，通过如下内容实施。
7.在第一方面，本技术的示例提出了一种可被用于对量子比特实施读取操作的耦合结构。
8.耦合结构包括：读取总线；读取谐振器，被构造为与量子比特耦合；以及普塞尔滤波器，分别与读取总线、读取谐振器直接耦合；滤波器定义有第一长度，所述第一长度由滤波器与读取总线耦合的区域所限定，读取谐振器定义有第二长度，所述第二长度由读取谐振器与滤波器耦合的区域所限定；第一长度和第二长度被分别独立地配置。
9.在该耦合结构中，利用滤波器影响量子比特与读取谐振器之间读取过程，以避免量子比特的寿命在读取过程中被不利地影响。由于滤波器分别与读取总线、读取谐振器直接耦合，从而不需将滤波器分别与读取总线、读取谐振器连接，并且也不需要利用诸如电容与读取总线、读取谐振器耦合。由此，滤波器分别与读取总线、读取谐振器直接耦合的方式使得读取总线、读取谐振器能够相对独立地被制作而降低了量子芯片的制作难度，也因为免去了使用电容耦合的影响，使得滤波器能够便利地以符合设计的预期性能的方式被制作。通过分别对普塞尔滤波器与读取总线、读取谐振器的耦合长度的独立选择和配置，从而
可以在一定程度上对诸如耦合强度等实现调节，以便实现期望的耦合方案、控制读取操作。
10.根据本技术的一些示例，读取总线是共面波导传输线。
11.根据本技术的一些示例，读取谐振器和滤波器分别是共面波导。
12.根据本技术的一些示例，所述读取谐振器和所述滤波器分别独立地选自四分之一波长共面波导或半波长共面波导。
13.根据本技术的一些示例，读取总线是传输线，读取谐振器和滤波器分别是共面波导。
14.根据本技术的一些示例，滤波器与读取谐振器分别具有弯曲段。
15.根据本技术的一些示例，读取总线具有依次连接的输入端口、直线段以及输出端口，直线段沿第一预设方向延伸；滤波器具有沿第二预设方向延伸且弯曲的第一弯曲段，第一预设方向与第二预设方向纵横交错。
16.根据本技术的一些示例，滤波器的第一弯曲段位于滤波器的末端。
17.根据本技术的一些示例，读取谐振器具有依次连接的第一耦合段、第二弯曲段以及第二耦合段；其中第一耦合段与滤波器平行线耦合，第二耦合段被构造为与量子比特耦合。
18.根据本技术的一些示例，读取谐振器具有依次连接的第一耦合段、第二弯曲段以及第二耦合；其中第一耦合段与滤波器平行线耦合，第二耦合段被构造为与量子比特耦合；第一耦合段远离第一弯曲段。
19.根据本技术的一些示例，第一长度与第二长度不同。
20.根据本技术的一些示例，第一长度大于第二长度不同；和/或，读取谐振器与滤波器在耦合的区域具有耦合间距，读取谐振器与滤波器的耦合强度由第二长度和耦合间距共同确定。
21.在第二方面，本技术的示例提出了一种量子芯片。其包括：量子比特以及前述的耦合结构，并且耦合结构中的读取谐振器与量子比特耦合。
22.根据本技术的一些示例，量子比特的数量为多个，其中的至少部分直接或间接地彼此耦合。
23.根据本技术的一些示例，量子比特的数量与耦合结构的数量相同，且一一对应。
24.有益效果：与现有技术相比，本技术示例中的耦合结构利用分别与读取总线和读取谐振器直接耦合的滤波器来有利地影响量子比特与读取谐振器之间的耦合状态，从而能够避免量子比特在读取过程中的寿命的显著降低的情况发生。此外，该方式设计的耦合结构中应用滤波器的方式不会明显地增加基于其的量子芯片的制作难度（相应地增加了制作成品率），且能够取得抑制滤波器性能的扭曲的效果。
附图说明
25.为了更清楚地说明本技术实施例或现有技术中的技术方案，以下将对实施例或现
有技术描述中所需要使用的附图作简单地介绍。
26.图1为一种典型的超导量子计算体系的原理框图；图2为示例中的滤波器放置在读取总线的方案的结构示意图；图3为示例中的滤波器放置在读取谐振腔，且分别通过交指电容与读取谐振腔、读取总线耦合的方案的结构示意图；图4示出了本技术实施例中的平行线耦合的原理结构示意图；图5为本技术示例中的耦合结构的结构示意图；图6公开了图5的耦合结构中的滤波器的结构示意图；图7公开了图5的耦合结构中的读取谐振器的结构示意图。
27.图标：100-超导量子计算系统；101-量子比特单元；102-操作单元；103-读取单元；201-总线；202-谐振腔；203-滤波单元；204-交指电容；300-耦合结构；301-读取总线；302-滤波器；303-读取谐振器。
具体实施方式
28.一种典型的超导量子计算体系，具有大致如图1所示的结构。参阅图1，超导量子计算系统100包括量子比特单元101以及分别与其匹配关联的操作单元102和读取单元103。
29.从大体的功能上而言，其中的量子比特单元101用于提供、承载量子计算的量子信息；其中的操作单元102则主要被用于控制量子比特单元101进行量子计算，例如比特逻辑门计算；其中的读取单元103则被用于读取量子比特单元101的状态信息、以及经过量子计算后的量子计算结果。
30.在具体实现上而言，基于超导的特性，量子比特单元101被置于低温环境中。该低温环境，目前多采用稀释制冷机提供。其能提供例如mk（毫开）级别的温度环境。由于稀释制冷机是多级制冷的，因此，量子比特单元101一般位于稀释制冷机的最底层。其他的线路则从稀释制冷机的顶层逐渐向底层走线，并最终与量子比特单元101匹配关联，如连接、耦合。
31.操作单元102被配置为依据希望执行的量子计算操作而产生相应的操作信号，例如一系列的微波信号，以便对量子比特的诸如量子态进行操作。相应地，在需要的操作完成之后，读取单元103可以从量子比特，获得返回的信号，进而通过相应的信号处理得到量子比特的相关信息，最终得到计算结果。
32.考虑到超导量子比特的脆弱性，为了实现对量子比特的非破坏性测量，正如前文所提及的那样，一些实现中选择使用能够与量子比特处于强耦合状态的谐振腔。因此，这些读取结构中通常会包括读取线路和谐振腔，且谐振腔分别与量子比特和读取线路配合。但是，这样的读取方式会在一定程度上导致量子比特寿命的缩短，因此实践中会选择使用例如普塞尔滤波器。
33.在实践中，发明人选择的普塞尔滤波器主要有以下两种使用方式：一种方案是将滤波器放置在读取总线上（简称总线式普塞尔滤波器方案），另一种是将滤波器设计在谐振腔上（谐振腔式普塞尔滤波器方案）。
34.滤波器放置在总线的方案请参阅图2。对于多量子比特的量子芯片，通常需要在一条读取总线上读取多个（谐振腔202的）腔频。因此，要求普塞尔滤波器（滤波单元203）的通频的带宽或阻带的带宽足够大。但是总线式普塞尔滤波器的带通或带阻的带宽一般较窄，
因此该方案中能够同时耦合的谐振腔的数目有限。另一方面，将滤波单元203设置于总线201会对谐振腔202和量子比特的制备工艺提出很高的要求，从而会导致量子芯片制作过程中的成品率下降。
35.而如果将普塞尔滤波器设置到谐振腔202（如图3所示）上，则需要将普塞尔滤波器（滤波单元203）通过交指电容204与谐振腔202、总线201耦合。考虑到交指电容204的参数在实际制备时容易发生偏移（与理论设计值存在不可忽视的偏差），从而会使滤波器的性能变差、甚至失效，进而影响到对量子比特正常读取。
36.在这些方案中，普塞尔滤波器被设计来抑制量子比特的频率，而通过谐振腔202的频率。例如，当滤波器的频率与谐振腔202的频率相同，则谐振腔202的腔频可以穿过滤波器，但是量子比特的频率会被抑制而无法通过。
37.在谐振腔式普塞尔滤波器方案中，由于总线201和滤波单元203之间存在交指电容204，并且滤波器的q值/品质因子比较高（q高，则通带宽度小），造成滤波器的频率不等于谐振腔202的腔频，从而无法实现滤波器的预期功能。
38.基于前述之实践和认识，在本技术示例中，发明人提出了一种新的方案。区别于，将滤波器设置到总线或者谐振腔，于本技术的示例中，发明人选择将普塞尔滤波器，设置在谐振腔和总线之间。滤波器与总线和谐振腔直接耦合，并因此无需制备交指电容204。该方案不仅降低了滤波器在芯片上所占空间，而且还降低了量子芯片在工艺上的制备难度，从而提高了量子芯片的成品率。另外，由于不需要使用交指电容204，从而能够避免使用交指电容204而存在的性能偏差，并且也不会存在因交指电容204的性能偏差而产生的量子比特无法有效读取的情况。
39.以下结合附图（图4、图5、图6和图7），对示例中发明人提出的耦合结构300进行说明。该耦合结构300可以被用于对量子比特实施读取操作。
40.示例中，参阅图5，耦合结构300包括读取总线301、读取谐振器303以及滤波器302。其中的滤波器302在读取总线301和读取谐振器303之间作为信号的中介。并且滤波器302还分别与读取总线301、读取谐振器303直接耦合。当该耦合结构300被用于对量子比特实施读取操作时，其中的读取谐振腔303除了与滤波器302耦合之外，还与量子比特（图5中未绘示）耦合。因此，在传输过程中，用于量子比特的读取信号，通过滤波器302之后经由读取谐振器303作用于量子比特。由此可知，读取谐振腔303与量子比特耦合。
41.在上述的耦合结构300中，滤波器302诸如普塞尔滤波器的使用，能够对purcell效应起到抑制作用，从而在量子计算体系（如量子计算机）中实现快速、高保真度的量子比特读取的同时，还不会引起量子比特寿命的明显下降。此外，该方案中并未将滤波器302设置到读取总线，也没有滤波器302设置到读取谐振腔303，因此可以避免二者之问题。
42.进一步地，可以知晓，发明人所提出的本技术示例的方案减少了滤波器302所占据的空间，从而有利于在量子芯片中布局更多的元器件，或者更自由、从容地布局各种线路、元器件。同时，该方案还能降低基于此的量子比特、芯片等的制备难度，从而能够改善制作过程中的良品率。
43.在耦合结构300中，读取总线301可选择以传输线（例如共面波导传输线）的形式被构造，而滤波器302则可以是普塞尔滤波器。进一步地，读取谐振器303和滤波器302可以分别是共面波导。更进一步地，基于频率考虑，二者中的一者或两者可以分别以四分之一波长
的共面波导构建（一端短路）；或者，二者中的一者或两者也可以选择构建为两端开路的二分之一波长的共面波导。或者，其中一者为四分之一波长共面波导，另一者为二分之一波长的共面波导。在不同的构建方式中，可以根据实际的频率需求进行长度等尺寸的控制、选择。
44.特别地，部分示例中，传输线形式的读取总线301，以及共面波导形式的读取谐振器303和滤波器302可以采取平行线耦合的方式与对应的部件配合。例如，滤波器302与读取总线301平行线耦合，滤波器302与读取谐振器303平行线耦合。平行线耦合的结构原理如图4所示，平行线耦合主要是由两段靠的较近的，且相互平行的传输线组成；其中的一条线作为信号的主传输线，其中的另一条线作为信号的耦合线。耦合的两条传输线各自具有两个端口，用于接入不同的设备或线路、元器件等。其他示例中，如果确有此需要可以选择使用其他形式的耦合，例如l形耦合等。
45.考虑到量子比特芯片的空间的有限性，以及共面波导形式的滤波器302、读取谐振器303的长度通常较长，因此为了更充分地使用空间，以便布局更多的线路、元器件等，部分示例中可以选择对二者（滤波器302、读取谐振器303）进行弯曲。相应地，由于弯曲的构造方式，滤波器302与读取谐振器303可以分别具有弯曲段。
46.作为一种示例，适应于平行线耦合，读取总线301由一端至另一端例如具有依次连接的输入端口、直线段以及输出端口。为了方便阐述，读取总线301的直线段沿着被预先选择的第一预设方向延伸。因此，基于平行线耦合的方式，可以知晓，在读取总线301的直线段位置，滤波器302、读取谐振器303也对应具有沿着第一预设方向延伸的直线状分布的区段。
47.结合前述，为了节约空间，滤波器302具有弯曲的部分。
48.例如，滤波器302具有沿第二预设方向延伸且弯曲的第一弯曲段。其中的第一预设方向与第二预设方向纵横交错。示例性地，在图5中，第一预设方向例如是水平方向，第二预设方向例如是竖直方向。滤波器302的第一弯曲段可以位于其不同位置，根据需要配置。
49.例如图5中，滤波器302的第一弯曲段位于滤波器302的其中一个端部；其他示例中可以位于两个端部，因此其可以具有两个弯曲段。其他示例中，在确保purcell滤波器302的图形长度满足预期设计的情况下，其具体的弯曲形式多样，在制图时灵活性高，并且其主要与空间占用、制造工艺相关联。
50.对于读取谐振器303而言，其需要分别与量子比特、以及滤波器302耦合，因此其具有两个耦合区段；为了进行区分，两个耦合区段分别描述为第一耦合段和第二耦合段。
51.再结合弯曲以减少空间占用，示例性地，读取谐振器303具有依次连接的第一耦合段、第二弯曲段以及第二耦合段。即，读取谐振器303的两端分别为第一耦合段和第二耦合段，而第二弯曲段则位于该两端之间。第二弯曲段的数量可以根据不同的示例设置为一个或两个，或更多个；图5、图7中，第二弯曲段的数量为两个，且二者之间具有适当长度的直线状区段。
52.由于读取谐振器303与滤波器302可采取平行线耦合，因此，第一耦合段和第二耦合段中的一者可以配置为直线状结构。例如，图5中，第一耦合段与滤波器302平行线耦合，因此第一耦合段为直线状，第二耦合段则被构造为与量子比特耦合。
53.在部分示例，考虑到前述读取谐振器303以及滤波器302的结构，可以选择二者的排布方式，从而使读取谐振器303的第一耦合段远离滤波器302的第一弯曲段。
54.由于滤波器302分别与读取总线301、读取谐振器303耦合，而耦合强度与多个因素（例如在耦合区域，元件之间的距离、耦合长度、元件的物理尺寸等）关联。并且进一步可以关联到各元件的频率等性能指标，因此可以考虑从其中一个或多个因素进行调节。
55.例如，作为示例，选择使用元件在耦合区域的长度或进一步结合间距为调节因素。例如，定义读取谐振器303与滤波器302在耦合的区域具有被描述为耦合间距的彼此垂直距离，因此读取谐振器303与滤波器302的耦合强度可以是由第二长度和耦合间距共同确定。
56.为了对此说明，可以作出如下阐述：滤波器302定义有第一长度l2，并且第一长度l2由滤波器302与读取总线301耦合的区域所限定；读取谐振器303定义有第二长度l1，并且第二长度l1由读取谐振器303与滤波器302耦合的区域所限定，请一并参阅图6和图7。在此基础上，第一长度与第二长度可以是相同的，或者也可以是不同的（例如第一长度大于第二长度）。第一长度和第二长度被分别独立地配置，以满足对诸如耦合强度、读取操作等的调节、控制。进一步地，第一长度和第二长度还可以被彼此关联，从而在其中一者被改变时，则另一者也对应地被调整，以便达到更好的效果。
57.另外，滤波器302和读取谐振器303各自的总长度l可以是相同的，且当然也可以构造为不同的；具体的选择可以根据实际需求进行控制，本技术中并无特别的限制。
58.结合上述的耦合区段的长度可以达到对耦合结构300中的不同特性进行控制、调节。例如：（1）通过调节滤波器302的耦合长度l2，进而调节滤波器302的q值，控制purcell的带宽，而且可调节的范围较大。
59.（2）共面波导耦合替换交指电容204，可以更好的控制purcell滤波器302的频率，且其基本只受到滤波器302的总长度l的影响，可以准确控制purcell滤波器302的频率。
60.（3）读取谐振器303的耦合长度l1和purcell滤波器302通过改变耦合长度l1长度和二者的相对位置，控制耦合强度。
61.本技术示例中利用purcell滤波器302与读取总线和读取谐振腔直接耦合的方式，取代通过交指电容204耦合的方案设计，从而可实现降低工艺上的制备难度，提高了芯片成品率。将其应用于多比特的量子芯片时，通过为每个谐振腔放置单独的purcell滤波器302，能够保护量子位/量子比特不受purcell衰变的影响外，并且还抑制了相邻谐振器的非谐振驱动，从而避免了量子位的随机退相。
62.为了便于本领域技术人员更方便地实施本技术示例的方案，耦合结构300的制作工艺可以简述如下：例如选用硅作为衬底，其表面通过诸如蒸镀、溅射、沉积等方式制作超导薄膜——例如为铝膜/al膜。在al膜上或者基于al膜结合制膜、掩膜版、光刻、刻蚀等设备、工艺，制备预先设计好的包括purcell滤波器302图形的版图结构。在制作过程中，耦合结构300中的读取总线301、读取谐振器303以及滤波器302可以在不同的步骤中被先后制备。
63.在前述的耦合结构300的基础上，作为其应用的示例，一种量子芯片被提出。该量子芯片包括量子比特和耦合结构300，且耦合结构300中的读取谐振器303与量子比特耦合。其中，读取谐振器303与量子比特耦合可以共面耦合、或者异面耦合；另外，二者也可以是直接耦合或者间接耦合。读取谐振器303与量子比特的耦合方式可以依赖于量子比特的实现形式。
64.在量子芯片中，通常会配置多个量子比特，而这些量子比特可以分别独立地具有与之耦合的读取谐振器303。因此，部分示例中，量子比特的数量与耦合结构300的读取谐振器303的数量相同，且一一对应。部分示例中，可以选择具有相对较长的读取总线301，并且基于其配置多个滤波器302和多个读取谐振腔303，并且从而可与多个量子比特耦合，以达到较少配置读取总线301数量、降低多读取总线301的布局难度。其次，量子芯片中量子比特的至少部分可以还直接或间接地彼此耦合，以便实现所需的量子逻辑门。
65.在量子芯片的耦合结构300与上述实施例中耦合结构300具有相同或根据需要被适当地调整而形成的类似结构，并具有同上述相同的有益效果，因此不做赘述。对于本技术量子芯片的实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。
66.前文通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。为使本技术实施例的目的、技术方案和优点更加清楚，前述内容结合附图对本技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。其中的各个实例的划分是为了描述方便，不应对本技术的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
67.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
68.此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
69.以上依据图式所示的实施例详细说明了本技术的构造、特征及作用效果，以上所述仅为本技术的较佳实施例，但本技术不以图面所示限定实施范围，凡是依照本技术的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本技术的保护范围内。

技术特征：

1.一种耦合结构，用于对量子比特实施读取操作，其特征在于，所述耦合结构包括：读取总线；读取谐振器，被构造为与量子比特耦合；以及普塞尔滤波器，分别与所述读取总线、所述读取谐振器以平行线耦合的方式直接耦合；普塞尔滤波器定义有第一长度，所述第一长度由滤波器与读取总线耦合的区域所限定，读取谐振器定义有第二长度，所述第二长度由读取谐振器与滤波器耦合的区域所限定；所述第一长度和所述第二长度被分别独立地配置。2.根据权利要求1所述的耦合结构，其特征在于，所述读取总线是共面波导传输线。3.根据权利要求1或2所述的耦合结构，其特征在于，所述读取谐振器和所述滤波器分别是共面波导。4.根据权利要求3所述的耦合结构，其特征在于，所述读取谐振器和所述滤波器分别独立地选自四分之一波长共面波导或半波长共面波导。5.根据权利要求1所述的耦合结构，其特征在于，所述读取总线是传输线，所述读取谐振器和所述滤波器分别是共面波导。6.根据权利要求5所述的耦合结构，其特征在于，所述滤波器与所述读取谐振器分别具有弯曲段。7.根据权利要求5所述的耦合结构，其特征在于，读取总线具有依次连接的输入端口、直线段以及输出端口，所述直线段沿第一预设方向延伸；所述滤波器具有沿第二预设方向延伸且弯曲的第一弯曲段，所述第一预设方向与第二预设方向纵横交错。8.根据权利要求7所述的耦合结构，其特征在于，滤波器的第一弯曲段位于滤波器的末端。9.根据权利要求5、7或8中任意一项所述的耦合结构，其特征在于，所述读取谐振器具有依次连接的第一耦合段、第二弯曲段以及第二耦合段；其中第一耦合段与滤波器平行线耦合，第二耦合段被构造为与量子比特耦合。10.根据权利要求8所述的耦合结构，其特征在于，所述读取谐振器具有依次连接的第一耦合段、第二弯曲段以及第二耦合；其中第一耦合段与滤波器平行线耦合，第二耦合段被构造为与量子比特耦合；所述第一耦合段远离所述第一弯曲段。11.根据权利要求5所述的耦合结构，其特征在于，所述第一长度与第二长度不同。12.根据权利要求11所述的耦合结构，其特征在于，所述第一长度大于第二长度不同；和/或，读取谐振器与滤波器在耦合的区域具有耦合间距，读取谐振器与滤波器的耦合强度由第二长度和耦合间距共同确定。13.一种量子芯片，其特征在于，包括：量子比特；以及根据权利要求1至12中的任意一项所述耦合结构；耦合结构中的读取谐振器与所述量子比特耦合。14.根据权利要求13所述的量子芯片，其特征在于，量子比特的数量为多个，其中的至少部分直接或间接地彼此耦合。
15.根据权利要求14所述的量子芯片，其特征在于，量子比特的数量与耦合结构的数量相同，且一一对应。

技术总结

本申请公开了一种耦合结构及量子芯片，属于量子芯片制造领域。耦合结构包括读取总线、读取谐振器以及分别与二者直接耦合的滤波器。该耦合结构被用于对量子比特实施读取操作。其具有易于按照预期的性能制作的优点，还能避免对量子比特的读取操作显著地缩短量子比特的寿命，能够被用于实现高质量的量子比特读取操作。作。作。