(12)发明专利说明书 | ||
(10)申请公布号 CN 113157334 A (43)申请公布日 2021.07.23 | ||
权利要求说明书 说明书 幅图 |
本发明公开的一种FPGA多版本程序加载方法,提供一种硬件成本低,软件实现简单,容错能力强,可靠性加载效率高。发明通过下述技术方案予以实现:采用FPGA+MSU+CPLD组成一个FPGA程序加载控制单元,CPLD通过最高位地址划分成2个相同大小的存储空间,按照Flash块空间利用率尽可能高的方式对BIN文件进行组合;MSU模块向CPLD下发程序版本加载指令,注入待加载程序版本配置信息,启动软件复位命令,使Flash从设定的WBSTAR地址起始处进行功能程序版本加载,在每片Flash首个区块的首地址处,存储通过JTAG方式在线烧写FPGA基础版本程序,其它功能版本程序的固化采用序在线更新方式实现。 | |
法律状态公告日 | 法律状态信息 | 法律状态 |
2021-07-23 | 公开 | 公开 |
2021-08-10 | 实质审查的生效 | 实质审查的生效 |
2022-09-02 | 授权 | 发明专利权授予 |
本文发布于:2024-09-23 00:24:34,感谢您对本站的认可!
本文链接:https://www.17tex.com/tex/4/409358.html
版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。
留言与评论(共有 0 条评论) |