基于电阻分压阵列的数模转换器的制作方法

1.本公开涉及数模转换器技术领域，具体涉及一种基于电阻分压阵列的数模转换器。

背景技术：

2.对于位宽较长的电阻分压阵列型数模转换器(digital to analog converter，简称为dac)，通常为了减少用到的电阻数量，采用最高有效位(most significant bit，简称为msb)与最低有效位(least significant bit，简称为lsb)二级级联的设计方式连接电阻。例如，对于8位的电阻分压阵列的dac，如果采用4+4两级级联的方式，电阻数量可以由256个减少到32个。
3.目前采用的二级级联方式下，当lsb电阻串从一个并联的msb电阻rk移动到相邻的另一个msb电阻r
k+1
时，由于并联的lsb电阻串移走，电阻rk两端的电压增大，相邻的两个模拟电压差值会产生较大的跳变，导致输入输出特性曲线出现非线性问题。
4.针对相关技术中相邻的两个模拟电压差值产生较大的跳变，导致输入输出特性曲线出现非线性的问题，目前尚未提出有效的技术解决方案。

技术实现要素：

5.本公开的主要目的在于提供一种基于电阻分压阵列的数模转换器，以解决相关技术中相邻的两个模拟电压产生较大的跳变，导致输入输出特性曲线出现非线性的问题。
6.为了实现上述目的，本公开提供了一种基于电阻分压阵列的数模转换器，包括电阻分压阵列，电阻分压阵列采用最高有效位电阻串和最低有效位电阻串两级级联；
7.最高有效位电阻串采用2m+1个电阻器串联，最低有效位电阻串采用2
n-1个电阻器串联，m和n均为正整数；
8.最高有效位电阻串的第一端耦接参考电压端，最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器的阻值相等，第一端对应的电阻器的阻值是其他电阻器的阻值的1/2n；以及
9.最低有效位电阻串耦接至最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器中任一电阻器的两端，最低有效位电阻串中的电阻器的阻值和最高有效位电阻串中的电阻器的阻值对应相等。
10.可选地，最高有效位电阻串中电阻器的个数2m+1大于最低有效位电阻串中电阻器的个数2
n-1。
11.可选地，最高有效位电阻串的第一端对应的电阻器通过第一端耦接参考电压端。
12.可选地，最低有效位电阻串与最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器中的任一电阻器并联。
13.可选地，最低有效位电阻串中各个电阻器的阻值相等。
14.可选地，最高有效位电阻串被配置为：
15.最高有效位电阻串中的电阻器每向参考电压端靠近一个电阻器，则最高有效位电阻串中的第一抽头电压增加经由参考电压端输入的参考电压的1/2m。
16.可选地，最低有效位电阻串被配置为：
17.最低有效位电阻串中的电阻器每向参考电压端靠近一个电阻器，则最低有效位电阻串的第二抽头电压增加经由参考电压端输入的参考电压的1/2
m+n
。
18.进一步，最低有效位电阻串还被配置为：
19.最高有效位电阻串中与最低有效位电阻串并联的电阻器每向参考电压端靠近一个电阻器，则最低有效位电阻串中第二抽头电压的跳变为增加经由参考电压端输入的参考电压的1/2
m+n
。
20.进一步，最高有效位电阻串中与最低有效位电阻串并联的电阻器每向参考电压端靠近一个电阻器时最低有效位电阻串中第二抽头电压的跳变电压，和最低有效位电阻串中的电阻器每向参考电压端靠近一个电阻器时最低有效位电阻串的第二抽头电压的变化电压相等。
21.可选地，最高有效位电阻串的第二端接地。
22.在本公开实施例提供的基于电阻分压阵列的数模转换器中，通过在最低有效位电阻串采用2
n-1个电阻器串联，其中，最低有效位电阻串中的电阻器的阻值和最高有效位电阻串中的电阻器的阻值对应相等，最低有效位电阻串耦接至最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器中任一电阻器的两端，并且，最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器的阻值相等，最高有效位电阻串中第一端对应的电阻器的阻值是其他电阻器的阻值的1/2n，可以避免最低有效位电阻串耦接的最高有效位电阻串中的电阻器移动时相邻的两个模拟电压差值发生跳变，不会产生非线性问题，解决了现有数模转换器中相邻的两个模拟电压差值产生较大的跳变，导致输入输出特性曲线出现非线性的问题。
附图说明
23.为了更清楚地说明本公开具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为传统的数模转换器的结构示意图；
25.图2为本公开实施例提供的基于电阻分压阵列的数模转换器的示例性结构示意图；
26.图3为分别采用传统的数模转换器和本公开实施例提供的基于电阻分压阵列的数模转换器进行仿真得到的仿真结果图。
具体实施方式
27.为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造
性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
28.需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解，这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例。
29.除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
30.对于位宽较长的电阻分压阵列型数模转换器(digital to analog converter，简称为dac)，通常为了减少用到的电阻器数量，采用最高有效位(most significant bit，简称为msb)与最低有效位(least significant bit，简称为lsb)二级级联的设计方式连接电阻器。例如，对于8位(8bits)的电阻分压阵列的dac，如果采用4+4两级级联的方式，电阻器的数量可以由256(28)个减少到32(24+24)个。
31.图1示出了传统数模转换器的结构示意图，其中包括m+n位的电阻分压阵列，采用m+n两级级联的方式，msb为m位(mbits)，lsb为n位(nbits)。lsb电阻串中的电阻器为ri，电阻器ri对应的抽头电压为vi，0≤i≤2
n-1；msb电阻串的最上端耦接参考电压v
ref
，最下端接地，msb电阻串中的电阻器为rj，电阻器rj对应的抽头电压为vj，0≤j≤2
m-1，i、j均为正整数；当i＝j时，电阻器rj和电阻器ri对应，设msb电阻串中的电阻器rj的阻值为r，对应的lsb电阻串中的电阻器ri的阻值远大于r，即ri》》rj＝r。
32.当lsb电阻串从一个并联的msb电阻器rk移动到相邻的另一个msb电阻器r
k+1
时，由于并联的lsb电阻串移走，电阻器rk两端的电压增大，相邻的两个模拟电压差值会产生较大的跳变，导致输入输出特性曲线出现非线性问题。而且，当lsb位数较少时，为了减小并联lsb电阻串对msb电阻器rk两端电压的影响，通常lsb中对应的电阻器需要采用较大的阻值，即ri》》rj＝r，增加了芯片面积。
33.为了解决传统数模转换器中出现的上述问题，本公开实施例提供了一种基于电阻分压阵列的数模转换器，该数模转换器中，lsb电阻串采用2
n-1个电阻器，lsb电阻串中单个电阻器的阻值与msb电阻串中对应电阻器的阻值同为r，并且，msb电阻串最上端串联的电阻器的阻值为r
top
＝1/2
n r。通过上述对lsb电阻串和msb电阻串的设计，可以解决输入输出特性曲线出现的非线性问题，并且lsb电阻串中的电阻器的阻值和msb电阻串中电阻器的阻值对应相同，不需要采用较大的阻值，减小了芯片面积。
34.本公开实施例提供的基于电阻分压阵列的数模转换器的示例性结构示意图如图2所示，包括电阻分压阵列，电阻分压阵列采用最高有效位电阻串和最低有效位电阻串两级级联，即msb电阻串和lsb电阻串两级级联；
35.最高有效位电阻串采用2m+1个电阻器串联，最低有效位电阻串采用2
n-1个电阻器串联，其中，最高有效位电阻串中电阻器的个数2m+1大于最低有效位电阻串中电阻器的个数2
n-1，m和n均为正整数；
36.最高有效位电阻串的第一端耦接参考电压端，最高有效位电阻串的第二端接地，
最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器的阻值相等，第一端对应的电阻器的阻值是其他电阻器的阻值的1/2n；其中，最高有效位电阻串的第一端对应的电阻器通过第一端耦接参考电压端，经由参考电压端输入参考电压v
ref
。
37.在图2中，lsb电阻串中的电阻器为ri，电阻器ri两端中的下端电压为vi，0≤i≤2
n-2，lsb电阻串中的电阻器自下而上依次为r0、r1…r2^n-3
、r
2^n-2
，各个电阻器对应的下端电压依次为v0、v1…v2^n-3
、v
2^n-2
，lsb电阻串中最上端电阻器r
2^n-2
的上端电压为v
2^n-1
；msb电阻串的最上端耦接参考电压v
ref
，最下端接地，msb电阻串中的电阻器为rj，电阻器rj两端中的下端电压为vj，0≤j≤2m，msb电阻串中的电阻器自下而上依次为r0、r1、r2…rk
、r
k+1
…r2^m-2
、r
2^m-1
、r
top
，msb电阻串中最上端的电阻器为r
top
，当j＝2m时，图2中以r
top
来表示r
2^m
，各个电阻器对应的下端电压依次为v0、v1、v2…vk
、v
k+1
…v2^m-2
、v
2^m-1
、v
2^m
，msb电阻串中最上端电阻器r
top
的上端电压为v
2^m+1
，i、j均为正整数；
38.最高有效位电阻串的第一端为msb电阻串的最上端，第一端对应的电阻器为r
top
，最高有效位电阻串的第二端为msb电阻串的最下端；假设msb电阻串中除了第一端对应的电阻器r
top
之外的其他电阻器rj的阻值均为r，则r
top
的阻值为r
top
＝1/2
n r。
39.最低有效位电阻串耦接至最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器中任一电阻器的两端，最低有效位电阻串中的电阻器的阻值和最高有效位电阻串中的电阻器的阻值对应相等，其中，最低有效位电阻串中各个电阻器的阻值相等。
40.当msb电阻串中除了第一端对应的电阻器r
top
之外的其他电阻器rj的阻值均为r时，对应的lsb电阻串中的电阻器ri的阻值也均为r，即ri＝rj＝r。
41.本公开实施例提供的基于电阻分压阵列的数模转换器中，通过配置电阻分压阵列中具体包含的msb电阻串和lsb电阻串，使得lsb电阻串采用2
n-1个电阻器，lsb电阻串中单个电阻器的阻值与msb电阻串中对应电阻器的阻值同为r，并且，msb电阻串最上端串联的电阻器的阻值为r
top
＝1/2
n r，可以避免lsb电阻串耦接的msb电阻串中的电阻器移动时相邻的两个模拟电压差值发生跳变，不会产生非线性问题，解决了传统数模转换器中相邻的两个模拟电压差值产生较大的跳变，导致输入输出特性曲线出现非线性的问题；
42.此外，本公开实施例中采用的lsb电阻串中的电阻器与msb电阻串中电阻器的阻值相同，不需要采用比msb中电阻器更大的阻值，减小了芯片面积。
43.具体的，最低有效位电阻串与最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器中的任一电阻器并联。其中，与最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器中任一电阻器并联的两端分别设有开关，当最低有效位电阻串与所述任一电阻器并联时，与该电阻器并联的两端的开关闭合，两个开关均处于闭合状态；否则，最低有效位电阻串并未耦接到电阻器的两端，与该电阻器并联的两端的开关断开，两个开关均处于断开状态。
44.在图2中，假设lsb电阻串接到msb电阻串中第k个电阻器rk的两端，与电阻器rk并联的两端的开关闭合，0≤k≤2
m-1，由于lsb电阻串中电阻器的个数为2
n-1，按照下述公式(1)可以得出lsb电阻串的总电阻r
lsb
为：
45.46.由于msb电阻串中电阻器的个数为2m+1，除了第一端对应的电阻器r
top
之外的其他电阻器rj的阻值均为r，第一端对应的电阻器r
top
＝1/2
n r，并且电阻器rk与lsb电阻串构成的总电阻r
lsb
并联，因此，按照下述公式(2)可以得出v
ref
端总的等效电阻r
tot
为：
[0047][0048]
基于上述v
ref
端总的等效电阻r
tot
，按照下述公式(3)可以得出v
ref
端流入的电流i
tot
为：
[0049][0050]
可选的，最高有效位电阻串被配置为：最高有效位电阻串中的电阻器每向参考电压端靠近一个电阻器，则最高有效位电阻串中的第一抽头电压增加经由参考电压端输入的参考电压的1/2m。
[0051]
基于v
ref
端流入的电流i
tot
，按照下述公式(4)和公式(5)可以分别得出msb电阻串中电阻器rk两端的电压vk和v
k+1
：
[0052][0053][0054]
msb电阻串中的电阻器每向参考电压端靠近一个电阻器时，msb每增加一个单位，即k每增加1，则msb电阻串上的第一抽头电压vj增加例如，当k＝1时，k增加1后，当k＝2时，k增加1后，当k＝2时，因此，msb电阻串和msb电阻串上的第一抽头电压满足线性关系。
[0055]
可选的，最低有效位电阻串被配置为：最低有效位电阻串中的电阻器每向参考电压端靠近一个电阻器，则最低有效位电阻串的第二抽头电压增加经由参考电压端输入的参考电压的1/2
m+n
。
[0056]
按照下述公式(6)可得lsb电阻串上的第二抽头电压vi(0≤i≤2
n-1)为：
[0057][0058]
lsb电阻串中的电阻器每向参考电压端靠近一个电阻器时，lsb每增加一个单位，即i每增加1，lsb电阻串上的第二抽头电压vi增加将i每增加1时第二抽头电压vi增加的设为1lsb。例如，当i＝1时，i增加1后，当i＝2时，i增加1后，当i＝2时，因此，lsb电阻串和lsb电阻串上的第二抽头电压满足线性关系。
[0059]
进一步的，最低有效位电阻串还被配置为：最高有效位电阻串中与最低有效位电阻串并联的电阻器每向参考电压端靠近一个电阻器，则最低有效位电阻串中第二抽头电压的跳变为增加经由参考电压端输入的参考电压的1/2
m+n
。
[0060]
当msb电阻串中与lsb电阻串并联的电阻器rk每向参考电压端靠近一个电阻器，输入数字信号每增加一个单位，使得lsb电阻串从并联至电阻器rk两端转移为并联至电阻器r
k+1
两端，i对应从2
n-1跳变回0，此时，与电阻器rk并联的两端的开关处于断开状态，与电阻器r
k+1
并联的两端的开关处于闭合状态，按照下述公式(7)可得对应的输出第二抽头电压发生的跳变δv为：
[0061][0062]
即，lsb电阻串中第二抽头电压的跳变为增加经由参考电压端输入的参考电压v
ref
的1/2
m+n
。
[0063]
进一步的，最高有效位电阻串中与最低有效位电阻串并联的电阻器每向参考电压端靠近一个电阻器时最低有效位电阻串中第二抽头电压的跳变电压，和最低有效位电阻串中的电阻器每向参考电压端靠近一个电阻器时最低有效位电阻串的第二抽头电压的变化电压相等。
[0064]
结合上述公式(6)和上述公式(7)可知，lsb电阻串中的电阻器每向参考电压端靠近一个电阻器时第二抽头电压增加的电压值1lsb，和与lsb电阻串并联的电阻器每向参考电压端靠近一个电阻器时第二抽头电压跳变的电压值δv相等，第二抽头电压增加的电压值1lsb和跳变的电压值δv均为因此，相邻的两个模拟电压差值产生的跳变恒为不会产生较大的跳变，输入输出特性曲线为线性，不会出现非线性问题，可以证明本公开实施例提供的基于电阻分压阵列的数模转换器不会产生类似于传统结构的非线性问题。
[0065]
下面对本公开实施例提供的基于电阻分压阵列的数模转换器进行仿真，以验证其不会产生非线性问题。
[0066]
当m＝n＝4且通过参考电压端输入的参考电压vref＝5v时，利用传统数模转换器和图2所示的数模转换器进行仿真对比，可以得到图3所示的仿真结果，其中，横轴表示msb，纵轴表示输出电压，vo1表示传统数模转换器的输出电压，vo2表示本公开实施例中图2所示的基于电阻分压阵列的数模转换器的输出电压；
[0067]
根据图3中的仿真结果可以看出，当msb发生变化时，传统的数模转换器会产生非线性问题，本公开实施例提供的基于电阻分压阵列的数模转换器不会产生非线性问题。
[0068]
从以上的描述中，可以看出，本公开实现了如下技术效果：
[0069]
本公开提供的基于电阻分压阵列的数模转换器可以避免最低有效位电阻串耦接的最高有效位电阻串中的电阻器移动时相邻的两个模拟电压差值发生跳变，不会产生非线性问题，解决了传统数模转换器中相邻的两个模拟电压差值产生较大的跳变，导致输入输出特性曲线出现非线性的问题；
[0070]
本公开采用的电阻分压阵列中，最低有效位电阻串中电阻器的阻值与最高有效位电阻串中电阻器的阻值相同，不需要采用比最高有效位中电阻器更大的阻值，减小了芯片面积。
[0071]
附图中的流程图或框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
[0072]
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
[0073]
进一步的方面和范围从本文中提供的描述变得明显。应当理解，本技术的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本技术的范围。
[0074]
虽然结合附图描述了本公开的实施方式，但是本领域技术人员可以在不脱离本公开的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

技术特征：

1.一种基于电阻分压阵列的数模转换器，其特征在于，包括电阻分压阵列，所述电阻分压阵列采用最高有效位电阻串和最低有效位电阻串两级级联；所述最高有效位电阻串采用2
m
+1个电阻器串联，所述最低有效位电阻串采用2
n-1个电阻器串联，m和n均为正整数；所述最高有效位电阻串的第一端耦接参考电压端，所述最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器的阻值相等，所述第一端对应的电阻器的阻值是其他电阻器的阻值的1/2
n
；以及所述最低有效位电阻串耦接至所述最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器中任一电阻器的两端，所述最低有效位电阻串中的电阻器的阻值和所述最高有效位电阻串中的电阻器的阻值对应相等。2.根据权利要求1所述的数模转换器，其特征在于，所述最高有效位电阻串中电阻器的个数2
m
+1大于所述最低有效位电阻串中电阻器的个数2
n-1。3.根据权利要求1所述的数模转换器，其特征在于，所述最高有效位电阻串的第一端对应的电阻器通过所述第一端耦接所述参考电压端。4.根据权利要求1所述的数模转换器，其特征在于，所述最低有效位电阻串与所述最高有效位电阻串中除了第一端对应的电阻器之外的其他电阻器中的任一电阻器并联。5.根据权利要求1所述的数模转换器，其特征在于，所述最低有效位电阻串中各个电阻器的阻值相等。6.根据权利要求1所述的数模转换器，其特征在于，所述最高有效位电阻串被配置为：所述最高有效位电阻串中的电阻器每向所述参考电压端靠近一个电阻器，则所述最高有效位电阻串中的第一抽头电压增加经由所述参考电压端输入的参考电压的1/2
m
。7.根据权利要求1所述的数模转换器，其特征在于，所述最低有效位电阻串被配置为：所述最低有效位电阻串中的电阻器每向所述参考电压端靠近一个电阻器，则所述最低有效位电阻串的第二抽头电压增加经由所述参考电压端输入的参考电压的1/2
m+n
。8.根据权利要求7所述的数模转换器，其特征在于，所述最低有效位电阻串还被配置为：所述最高有效位电阻串中与所述最低有效位电阻串并联的电阻器每向所述参考电压端靠近一个电阻器，则所述最低有效位电阻串中第二抽头电压的跳变为增加经由所述参考电压端输入的参考电压的1/2
m+n
。9.根据权利要求8所述的数模转换器，其特征在于，所述最高有效位电阻串中与所述最低有效位电阻串并联的电阻器每向所述参考电压端靠近一个电阻器时所述最低有效位电阻串中第二抽头电压的跳变电压，和所述最低有效位电阻串中的电阻器每向所述参考电压端靠近一个电阻器时所述最低有效位电阻串的第二抽头电压的变化电压相等。10.根据权利要求1所述的数模转换器，其特征在于，所述最高有效位电阻串的第二端接地。