单芯片光学收发器的制作方法

1.本发明整体涉及光电装置及其制造方法，并且具体地涉及集成光学收发器。

背景技术：

2.用于直接飞行时间(dtof)深度测量的传感器通常包括一个或多个激光发射器(诸如垂直腔面发射激光器(vcsel))和单光子检测器(诸如单光子雪崩二极管(spad))的阵列。一个或多个发射器将光脉冲引导向目标场景，并且检测器响应于已从场景反射的入射光子输出电脉冲。发射的光脉冲与所得的电脉冲之间的时间跨度指示光子的飞行时间，从而指示到光子被反射的场景中的点的距离。

技术实现要素：

3.下文描述的本发明的实施方案提供了集成光学收发器和用于生产此类收发器的方法。
4.因此，根据本发明的一个实施方案，提供了一种光电装置，该光电装置包括第一半导体管芯，该第一半导体管芯具有第一前表面和第一后表面，并且包括至少一个雪崩光电检测器，该至少一个雪崩光电检测器被配置为响应于入射在该第一前表面上的光子而输出电脉冲。第二半导体管芯具有第二前表面和第二后表面，该第二前表面键合到该第一后表面，并且该第二半导体管芯包括耦合到该至少一个雪崩光电检测器的光电检测器接收器模拟电路和被配置为驱动脉冲式光学发射器的发射器驱动电路。第三半导体管芯具有第三前表面和第三后表面，该第三前表面键合到该第二后表面，并且该第三半导体管芯包括逻辑电路，该逻辑电路耦合以控制该光电检测器接收器模拟电路和该发射器驱动电路，并且接收和处理由该至少一个雪崩光电检测器输出的电脉冲。
5.在一些实施方案中，该第一半导体管芯、该第二半导体管芯和该第三半导体管芯包括硅管芯。在这些实施方案的一些实施方案中，该装置包括iii-v族半导体管芯，该iii-v族半导体管芯具有第四前表面和第四后表面，并且包括光学发射器，该光学发射器耦合以由该发射器驱动电路驱动并且被配置为通过该第四前表面输出光脉冲。在一个实施方案中，该光学发射器包括垂直腔面发射激光器(vcsel)。附加地或另选地，该第一半导体管芯包括位于该第一前表面上的第一电接触件，并且该iii-v族半导体管芯安装在该第一前表面上并且包括连接到该第一电接触件的第二电接触件。在另选的实施方案中，该装置包括承载衬底，其中该iii-v族半导体管芯和该第三半导体管芯均安装在该承载衬底上。
6.在公开的实施方案中，该至少一个雪崩光电检测器包括单光子雪崩检测器(spad)。另选地或附加地，该至少一个雪崩光电检测器包括多个光电检测器的阵列。
7.在一些实施方案中，该第一后表面通过氧化物键键合到该第二前表面。在公开的实施方案中，该第二后表面和该第三前表面包括相应的金属焊盘并且通过该相应的金属焊盘之间的混合键合键合在一起。
8.附加地或另选地，该第三管芯中的该逻辑电路包括互补金属氧化物半导体(cmos)
逻辑部件，而该第二管芯中的该驱动电路包括n型金属氧化物半导体(nmos)晶体管或p型金属氧化物半导体(pmos)晶体管。
9.进一步附加地或另选地，该第一半导体管芯包括金属层，该金属层设置在该至少一个雪崩光电检测器和该第一后表面之间并且屏蔽该光电检测器接收器模拟电路免受入射光子的影响。
10.根据本发明的实施方案，还提供了一种用于制造光电装置的方法。该方法包括在第一半导体管芯中形成至少一个雪崩光电检测器，该雪崩光电检测器被配置为响应于入射在该第一半导体管芯的第一前表面上的光子而输出电脉冲。将第二半导体管芯的第二前表面键合到该第一半导体管芯的第一后表面。在该第二半导体管芯中形成光电检测器接收器模拟电路和发射器驱动电路，该光电检测器接收器模拟电路耦合到该至少一个雪崩光电检测器，并且该发射器驱动电路被配置为驱动脉冲式光学发射器。在第三半导体管芯中形成逻辑电路。将该第三半导体管芯的第三前表面键合到该第二半导体管芯的第二后表面，以便耦合该逻辑电路以控制该光电检测器接收器模拟电路和该发射器驱动电路，并且接收和处理由该至少一个雪崩光电检测器输出的电脉冲。
11.结合附图，从下文中对本发明的实施方案的详细描述将更全面地理解本发明，在附图中：
附图说明
12.图1是根据本发明的一个实施方案的集成光学收发器的示意性剖视图；
13.图2a和图2b是根据本发明的实施方案的示出集成光学收发器的细节的示意性剖视图；
14.图3a、图3b、图3c、图3d、图3e、图3f、图3g和图3h是根据本发明的一个实施方案的示出制造堆叠式光学收发器芯片中的一系列制造步骤的示意性剖视图；以及
15.图4a和图4b分别是根据本发明的一个实施方案的光学收发器装置的示意性顶视图和剖视图；并且
16.图5a和图5b分别是根据本发明的另一个实施方案的光学收发器装置的示意性顶视图和剖视图。
具体实施方式
17.对于dtof深度感测的大众市场应用，期望将传感器制得尽可能小并且价格尽可能低廉。为此，例如，所有驱动和控制功能都应与单光子检测器(诸如spad)的阵列一起集成在单个硅芯片上。发射器(诸如vcsel)通常在单独的iii-v族半导体衬底(诸如gaas)上制造，但可以安装在硅芯片的顶部上，例如使用硅上vcsel技术或者紧邻硅芯片与之一起安装。然后，发射器(tx)和检测器(rx)电路可以共享电路元件，诸如锁相环(pll)、温度传感器、高压偏置电路、控制和接口逻辑部件以及存储器，从而减少总体芯片面积。然而，很难创建这种集成芯片，因为需要集成和适应光电器件、高压驱动部件和高速逻辑部件的各种要求。
18.本文描述的本发明的实施方案使用堆叠和键合在一起的三个硅晶圆解决了这个问题。在制造装置部件并将晶圆键合在一起之后，切割键合晶圆以产生多个集成收发器芯片。因此，每个此类芯片包括三个半导体管芯：
19.·
第一半导体管芯包括至少一个雪崩光电检测器，其响应于入射在管芯的前表面上的光子而输出电脉冲。在下文描述的实施方案中，第一管芯包括光电检测器阵列，例如spad，其使得该装置能够感测具有更精细空间分辨率和/或更宽动态范围的传入光子。
20.·
第二半导体管芯的前表面例如通过氧化键合(也称为顺序键合)
21.键合到第一半导体管芯的后表面。该第二管芯包括：高压电路，包括光电检测器接收器模拟电路，其耦合到第一管芯中的光电检测器；和发射器驱动电路，用于驱动脉冲式光学发射器，诸如vcsel。
22.·
第三半导体管芯的前表面键合到第二半导体管芯的后表面，例如通过两个表面处金属焊盘之间的混合键合。该第三管芯包括低压逻辑电路，该低压逻辑电路控制光电检测器接收器模拟电路和发射器驱动电路，并且接收和处理由该光电检测器输出的电脉冲。
23.术语“高压”和“低压”在相对意义上使用，因为“高”电压和“低”电压的范围取决于所使用的技术。例如，考虑当前可用的技术，第三管芯中的逻辑电路可以包括互补金属氧化物半导体(cmos)逻辑部件，其在0.7伏至3伏的电压范围内工作；而第二管芯中的驱动电路包括具有厚氧化物层的n型金属氧化物半导体(nmos)晶体管或p型金属氧化物半导体(pmos)晶体管，其在3伏至10伏的电压范围内工作。另选地，可以使用更高或更低的电压范围。在任何情况下，在第二管芯和第三管芯中应用不同电路技术使得堆叠芯片能够同时执行在光学收发器的操作中所涉及的高压驱动功能和高速逻辑功能两者。
24.在一些实施方案中，光学发射器形成在iii-v族半导体管芯上，例如gaas管芯，其可以安装在第一(硅)管芯的前表面的一部分上或与堆叠芯片一起安装在承载衬底上。在任一情况下，将检测器(rx)和发射器驱动(tx)功能组合在单个这种类型的堆叠式芯片中以若干方式减少了净管芯面积：
25.·
消除了在单独芯片中实现rx和tx驱动功能时所需的管芯间接口电路，并且降低了逻辑部件的复杂性。
26.·
由于许多焊盘(诸如时钟、电源和控制线)可以由rx和tx电路共享，因此减少了装置的总焊盘数。
27.·
使得rx和tx驱动器能够共享高速模拟和数字电路，诸如振荡器、锁相环(pll)和/或延迟锁定环(dll)。
28.图1是根据本发明的一个实施方案的集成光学收发器20的示意性剖视图。收发器20包括由堆叠并键合在一起的三个半导体管芯22、24和26(例如，硅管芯)组成的集成电路(ic)芯片。收发器20的部件概念性地在图1中示出，并且未按比例绘制。
29.管芯22中的spad 28通过管芯22的前表面32上的相应微透镜30接收光子，并且响应于入射光子输出电脉冲。(为了方便和清楚起见，在本说明书的上下文中和权利要求书中使用术语“前”是指收发器20的接收光子的一侧，而“后”是指相对侧。)尽管在该附图中示出了单行spad28，但管芯22可以包括从单个spad到二维阵列33的更小或更大数量的spad，包括数十、数百或甚至数千个spad。管芯22的后表面34例如通过氧化(顺序)键合38键合到管芯24的前表面36。管芯24的后表面40例如通过混合键合44键合到管芯26的前表面42。为了方便和清楚起见，在以下描述中，管芯的表面(诸如表面32、34、36、40和42)以x-y平面取向，其中z轴在垂直方向上延伸穿过管芯。
30.管芯24包括耦合到spad 28的光电检测器接收器(rx)模拟电路48，以及驱动脉冲
式光学发射器(诸如vcsel 52)的发射器(tx)驱动电路50。在图示的实施方案中，管芯22还包含参考spad 46或参考spad阵列，其也由rx模拟电路48驱动。下文进一步说明参考spad 46的用途。rx模拟电路48执行包括对spad 28和46加偏压、淬火和再充电的功能，如在本领域中已知的。vcsel 52被制造在iii-v族半导体管芯54上，诸如gaas管芯，然后该半导体管芯安装在管芯22的前表面32上，并且通过电接触件56附接到tx驱动电路50。接触件56包括例如合适的金属凸块，这些金属凸块通过通孔58连接到tx驱动电路50。tx驱动电路输出短的高压电脉冲，这使vcsel 52发射短的高强度光脉冲。
31.管芯26包括控制和接收来自rx模拟电路48的信号的rx逻辑电路60，以及控制tx驱动电路50的tx逻辑电路62。rx逻辑电路60和tx逻辑电路62的位置和相对区域不需要与管芯24中的驱动电路的位置和相对区域匹配。tx逻辑电路62控制由vcsel 52发射的光脉冲序列的定时。rx逻辑电路60接收和处理由spad 28输出的电脉冲，以便对入射光子进行计数并且测量它们相对于传出光脉冲的定时。管芯26中的共享电路64执行高速定时和数字逻辑功能，这些功能由rx逻辑电路60和tx逻辑电路62共享并且在该两者之间协调。共享电路64可以包括例如一个或多个振荡器、pll和/或dll，以及存储器和输入/输出电路。
32.图2a和图2b是根据本发明的实施方案的示出集成光学收发器(诸如收发器20(图1))的细节的示意性剖视图。这两个附图示出了通过管芯22、24和26的片段，包括单个spad 28和rx模拟电路48和rx逻辑电路60的相关联部分。除非另有说明，否则该两个实施方案非常类似，以下描述适用于两个实施方案。
33.spad 28包括阳极接触件70和阴极接触件72，这些接触件通过金属通孔74连接到rx模拟电路48。每个spad通过金属填充的背面深沟槽76与其在spad阵列中的邻居隔离。驱动电路48包括高压晶体管78，诸如具有金属互连部80的nmos或pmos厚氧化物晶体管。在图2b的实施方案中，金属层82(例如钨层)跨管芯22的背侧延伸。金属层82可用于增强spad 28的灵敏度并且屏蔽rx模拟电路48和其他下层电路免受入射光子的影响，否则可能降低装置性能。
34.管芯24和26之间的混合键合44通过分别在管芯24的后表面和管芯26的前表面处将金属焊盘84和86(例如铜焊盘)键合在一起而形成。rx逻辑电路60包括cmos逻辑部件88，该逻辑部件形成在管芯26的硅衬底90上。cmos逻辑部件88通过管芯26的金属层92并且通过焊盘86和84连接到rx模拟电路48。
35.图3a至图3h是根据示例性实施方案的示出制造收发器20中的一系列制造步骤的示意性剖视图。这些附图中所示的步骤通常在晶圆级别进行，并且在工艺结束时对所得的三个晶圆的堆叠进行切割以产生多个收发器芯片。然而，为了简单起见，附图仅示出了晶圆的一小部分，并且晶圆在附图中被标记为管芯22、24和26，与上文的描述相对应。
36.从图3a开始，通过p区和n区的适当掺杂在上部硅晶圆(管芯22)中制造spad 28的阵列，如本领域中所公知的。包括栅极和浮动扩散节点的读出部件100沉积在spad 28上，并且被氧化物层102覆盖，如图3b所示。(管芯22在图3a至图3f中相对于其在前述附图中的取向倒置定位)。
37.在加工管芯24的准备时，将蚀刻停止层106和硅层108沉积在中间晶圆的硅衬底104上，如图3c所示。硅层108被氧化物层110覆盖。然后将中间晶圆翻转并且氧化键合到上部晶圆的顶部处的氧化物层102，形成氧化物键38，如图3d所示。在键合之后，例如通过研磨
和选择性蚀刻以去除硅衬底104和蚀刻停止层106来使中间晶圆的背侧变薄，如图3e所示。然后在中间晶圆中制造高压电路，如图3f所示。这些电路包括晶体管78(通常为厚氧化物pmos或nmos)和其他传感器驱动器部件，以及接触件和布线，包括通孔74和互连部80。出于混合键合的目的，将铜焊盘84沉积并蚀刻在晶圆的上侧(以此倒置取向)。
38.例如使用cmos工艺单独制造底部晶圆(管芯26)的衬底90上的逻辑部件88的电路和金属层92。类似地在该晶圆的上侧形成铜焊盘86。然后将键合的上部晶圆和中间晶圆(管芯22和24)翻转并覆盖在底部晶圆(管芯26)上，如图3g所示。焊盘84与焊盘86对准，并且使晶圆退火以在中间晶圆和底部晶圆之间形成混合键合44。最后，在spad 28上制造光学部件，诸如波长滤波器112和微透镜30。然后切割晶圆以产生多个单独的收发器20。
39.图4a和图4b分别是根据本发明的一个实施方案的光学收发器装置120的示意性顶视图和剖视图；装置120包括如上所述的集成光学收发器20，其中iii-v族半导体管芯54上的vcsel 52安装在收发器芯片的上表面32上。收发器20安装在承载衬底122上，诸如陶瓷印刷电路板。
40.vcsel 52通过出射窗口124朝向目标场景发射光子。从目标场景反射的光子通过入射窗口126入射到spad 28的阵列33上。除了阵列33之外，收发器20还包括一个或多个参考spad 46，如上所述。这些参考spad接收从vcsel 52反射的杂散光子，并因此为测量由阵列33中的spad 28接收的光子的飞行时间提供起始信号。装置120内的光块128防止vcsel 52与阵列33中的spad之间的光学串扰。
41.图5a和图5b分别是根据本发明的另一个实施方案的光学收发器装置130的示意性顶视图和剖视图。在该实施方案中，具有vcsel 52的iii-v族半导体管芯54与堆叠的spad芯片132分开安装在承载衬底122上。芯片132含有与收发器20基本上相同的部件，但tx驱动电路50(图1)经由载体衬底122上的导体134，而不是经由位于spad芯片本身上的接触件将驱动信号从spad芯片132输出到iii-v族半导体管芯54。在其他方面，装置130的操作类似于装置120(图4a/图4b)的操作。
42.尽管上述实施方案专门针对dtof深度感测，但本发明的原理可以类似地应用于(作以必要的变更)生产和操作其他类型的集成光学收发器，既用于深度感测也用于其他应用。因此，在所公开的实施方案中使用的特定类型的光学发射器和光学检测器(即，vcsel发射器和spad检测器阵列)可以例如由其他类型的雪崩二极管或单光子检测器，以及其他类型的脉冲式光学发射器来代替。此外，尽管硅技术当前最适合于生产上述的堆叠芯片，但本发明的原理可以类似地应用于基于其他类型的半导体(诸如iii-v族半导体管芯)生产堆叠芯片。通过适当选择材料和技术，本装置和方法可以适用于红外、可见或甚至紫外范围的光学辐射。所有这些另选具体实施和应用都被视为在本发明的范围内。
43.因此，应当理解，上述实施方案以举例的方式进行引用，并且本发明并不限于上文具体示出并描述的内容。相反，本发明的范围包括上文所述的各种特征，以及本领域的技术人员在阅读以上描述之后会想到的在现有技术中没有公开的其变型形式和修改形式的组合和子组合。

技术特征：

1.一种光电装置，所述光电装置包括：第一半导体管芯，所述第一半导体管芯具有第一前表面和第一后表面，并且包括至少一个雪崩光电检测器，所述至少一个雪崩光电检测器被配置为响应于入射在所述第一前表面上的光子而输出电脉冲；第二半导体管芯，所述第二半导体管芯具有第二前表面和第二后表面，所述第二前表面键合到所述第一后表面，并且所述第二半导体管芯包括耦合到所述至少一个雪崩光电检测器的光电检测器接收器模拟电路和被配置为驱动脉冲式光学发射器的发射器驱动电路；和第三半导体管芯，所述第三半导体管芯具有第三前表面和第三后表面，所述第三前表面键合到所述第二后表面，并且所述第三半导体管芯包括逻辑电路，所述逻辑电路耦合以控制所述光电检测器接收器模拟电路和所述发射器驱动电路，并且接收和处理由所述至少一个雪崩光电检测器输出的所述电脉冲。2.根据权利要求1所述的装置，其中所述第一半导体管芯、所述第二半导体管芯和所述第三半导体管芯包括硅管芯。3.根据权利要求2所述的装置，并且包括iii-v族半导体管芯，所述iii-v族半导体管芯具有第四前表面和第四后表面，并且包括光学发射器，所述光学发射器耦合以由所述发射器驱动电路驱动并且被配置为通过所述第四前表面输出光脉冲。4.根据权利要求3所述的装置，其中所述光学发射器包括垂直腔面发射激光器(vcsel)。5.根据权利要求3所述的装置，其中所述第一半导体管芯包括位于所述第一前表面上的第一电接触件，并且其中所述iii-v族半导体管芯安装在所述第一前表面上并且包括连接到所述第一电接触件的第二电接触件。6.根据权利要求3所述的装置，并且包括承载衬底，其中所述iii-v族半导体管芯和所述第三半导体管芯均安装在所述承载衬底上。7.根据权利要求1至6中任一项所述的装置，其中所述至少一个雪崩光电检测器包括单光子雪崩检测器(spad)。8.根据权利要求1至6中任一项所述的装置，其中所述至少一个雪崩光电检测器包括多个光电检测器的阵列。9.根据权利要求1至6中任一项所述的装置，其中所述第一后表面通过氧化物键键合到所述第二前表面。10.根据权利要求9所述的装置，其中所述第二后表面和所述第三前表面包括相应的金属焊盘并且通过所述相应的金属焊盘之间的混合键合键合在一起。11.根据权利要求1至6中任一项所述的装置，其中所述第三管芯中的所述逻辑电路包括互补金属氧化物半导体(cmos)逻辑部件，而所述第二管芯中的所述驱动电路包括n型金属氧化物半导体(nmos)晶体管或p型金属氧化物半导体(pmos)晶体管。12.根据权利要求1至6中任一项所述的装置，其中所述第一半导体管芯包括金属层，所述金属层设置在所述至少一个雪崩光电检测器和所述第一后表面之间并且屏蔽所述光电检测器接收器模拟电路免受所述入射光子的影响。13.一种用于制造光电装置的方法，所述方法包括：
在第一半导体管芯中形成至少一个雪崩光电检测器，所述雪崩光电检测器被配置为响应于入射在所述第一半导体管芯的第一前表面上的光子而输出电脉冲；将第二半导体管芯的第二前表面键合到所述第一半导体管芯的第一后表面；在所述第二半导体管芯中形成光电检测器接收器模拟电路和发射器驱动电路，所述光电检测器接收器模拟电路耦合到所述至少一个雪崩光电检测器，并且所述发射器驱动电路被配置为驱动脉冲式光学发射器；在第三半导体管芯中形成逻辑电路；以及将所述第三半导体管芯的第三前表面键合到所述第二半导体管芯的第二后表面，以便耦合所述逻辑电路以控制所述光电检测器接收器模拟电路和所述发射器驱动电路，并且接收和处理由所述至少一个雪崩光电检测器输出的所述电脉冲。14.根据权利要求13所述的方法，其中所述第一半导体管芯、所述第二半导体管芯和所述第三半导体管芯包括硅管芯。15.根据权利要求14所述的方法，并且包括耦合iii-v族半导体管芯，所述iii-v族半导体管芯具有第四前表面和第四后表面，并且包括光学发射器，所述光学发射器以由所述发射器驱动电路驱动，以便通过所述第四前表面输出光脉冲。16.根据权利要求13至15中任一项所述的方法，其中所述至少一个雪崩光电检测器包括一个或多个单光子雪崩检测器(spad)。17.根据权利要求13至15中任一项所述的方法，其中将所述第二半导体管芯的所述第二前表面键合到所述第一半导体管芯的所述第一后表面包括在所述第一后表面与所述第二前表面之间形成氧化物键。18.根据权利要求17所述的方法，其中将所述第三半导体管芯的所述第三前表面键合到所述第二半导体管芯的所述第二后表面包括在所述第二半导体管芯和所述第三半导体管芯上形成相应的金属焊盘，并且通过所述相应的金属焊盘之间的混合键合将所述第三前表面键合到所述第二后表面。19.根据权利要求13至15中任一项所述的方法，其中所述第三管芯中的所述逻辑电路包括互补金属氧化物半导体(cmos)逻辑部件，而所述第二管芯中的所述驱动电路包括n型金属氧化物半导体(nmos)晶体管或p型金属氧化物半导体(pmos)晶体管。20.根据权利要求13至15中任一项所述的方法，并且包括在所述第一半导体管芯上沉积金属层，使得所述金属层设置在所述至少一个雪崩光电检测器和所述第一后表面之间并且屏蔽所述光电检测器接收器模拟电路免受所述入射光子的影响。

技术总结

本公开涉及单芯片光学收发器。公开了一种光电装置，该光电装置包括第一半导体管芯，该第一半导体管芯具有第一前表面和第一后表面，并且包括至少一个雪崩光电检测器，该至少一个雪崩光电检测器被配置为响应于入射在该第一前表面上的光子而输出电脉冲。第二半导体管芯具有第二前表面和第二后表面，该第二前表面键合到该第一后表面，并且该第二半导体管芯包括耦合到该至少一个雪崩光电检测器的光电检测器接收器模拟电路和被配置为驱动脉冲式光学发射器的发射器驱动电路。第三半导体管芯具有第三前表面和第三后表面，该第三前表面键合到该第二后表面，并且该第三半导体管芯包括逻辑电路，该逻辑电路耦合以控制该光电检测器接收器模拟电路和该发射器驱动电路，并且接收和处理由该至少一个雪崩光电检测器输出的电脉冲。理由该至少一个雪崩光电检测器输出的电脉冲。理由该至少一个雪崩光电检测器输出的电脉冲。