一种芯片测试系统以及测试方法与流程

1.本发明属于芯片测试技术领域，尤其涉及一种芯片测试系统以及测试方法。

背景技术：

2.存储芯片需要进行高温老化分选等级，因此，存储芯片需要大批量进行高温老化测试。现有技术中，主要提供了两种解决方式：方式1、使用单个的测试座或测试板，先手工安装上存储芯片，其次，再手工进行测试信号的配置，将测试座上预留的拨码开关拨至指定位置，最后将测试座或测试板逐个插到高温老化柜中的接口上进行老化。方式2、在方式1的基础上将多个测试座或测试板集中至一个更大的测试板上，测试信号配置及后续测试操作方式均相似。
3.针对现有的技术方式，可见，现有技术中，是通过手动配置测试信号，人工成本高，出错率也高，从而导致测试效率低的问题。

技术实现要素：

4.本发明提供一种芯片测试系统，旨在解决现有技术通过手动配置测试信号，人工成本高，出错率高，测试效率低的问题。
5.本发明是这样实现的，提供一种芯片测试系统，包括上位机模块；以及
6.与所述上位机模块通信的下位机模块；
7.所述上位机模块包括pc端以及与所述pc端连接的控制单元；
8.所述下位机模块包括多个级联的下位机，所述下位机连接待测芯片，多个级联的所述下位机中，首位所述下位机与所述控制单元通信连接；
9.所述控制单元根据所述pc端发送的gpio配置信息自动配置所述待测芯片的测试主控的gpio端口。
10.更进一步地，还包括连接所述控制单元以及所述下位机的电源模块，通过所述电源模块对所述控制单元以及所述下位机进行供电。
11.更进一步地，所述上位机还包括连接所述控制单元的显示单元，通过所述显示单元对所述控制单元的配置状态进行显示。
12.更进一步地，多个级联的所述下位机设置在用于测试所述待测芯片的测试板上。
13.更进一步地，所述控制单元外接所述测试板或设置在所述测试板上。
14.本发明实施例还提供一种采用任一实施例中所述的一种芯片测试系统的芯片测试方法，包括以下步骤：
15.所述控制单元接收所述pc端发送的配置文件，其中，所述配置文件中包括与所述待测芯片的id值对应的所述gpio配置信息；
16.将所述gpio配置信息发送至通信连接的所述下位机，基于多个级联的所述下位机对所述gpio配置信息有序进行校验；
17.若多个级联的所述下位机对所述gpio配置信息依次效验通过，则所述控制单元基
于所述gpio配置信息自动配置所述待测芯片的测试主控的gpio端口。
18.更进一步地，在所述控制单元接收所述pc端发送的配置文件之前，还包括步骤：
19.获取所述待测芯片的测试主控发送的串口数据；
20.将所述串口数据发送至所述pc端进行数据解析，判断所述串口数据与所述pc端中创建的id配置表中信息是否匹配；
21.若所述串口数据与所述id配置表中存在信息匹配，则所述控制单元接收所述pc端发送的与所述id配置表匹配的所述配置文件。
22.更进一步地，所述基于多个级联的所述下位机对所述gpio配置信息有序进行校验的步骤包括：
23.所述控制单元下发所述gpio配置信息给通信连接的首位所述下位机，基于首位所述下位机对所述gpio配置信息进行效验，判断所述gpio配置信息是否与所述串口数据对应；
24.若首位所述下位机完成对所述gpio配置信息的效验，则所述控制单元接收首位所述下位机发送的反馈信息；
25.所述控制单元基于所述反馈信息判断效验通过，则基于所述下位机的级联，将所述gpio配置信息下发到次位所述下位机进行效验，并依次效验直到末位所述下位机，其中，所述控制单元在每位所述下位机效验后会接收对应下位机发送的所述反馈信息；
26.所述控制单元根据所述反馈信息判断效验失败，则判定所述gpio配置信息读取错误，暂停所述待测芯片的测试主控的gpio端口配置。
27.本发明所达到的有益效果：本技术提供一种芯片测试系统，基于上位机模块与下位机模块之间的通信连接，通过在上位机模块中增加控制单元，通过控制单元获取上位机模块中pc端发送的包括与待测芯片的id值对应的gpio配置信息，并将gpio配置信息发送给通信连接的首位下位机，基于下位机级联的方式，通过每一位下位机对gpio配置信息依次有序进行效验，在所有下位机效验成功后，控制单元便会基于gpio配置信息对待测芯片的测试主控的gpio端口进行自动配置，替代了现有的手动拨码进行配置。所以，本技术能够节省时间与人力成本，提高芯片的测试效率。
附图说明
28.图1是本发明实施例提供的一种芯片测试系统的结构示意图；
29.图2是本发明实施例提供的待测芯片的一种测试装置结构图；
30.图3是本发明实施例提供的一种芯片测试方法的流程图；
31.图4是本发明实施例提供的在步骤s101之前的流程图；
32.图5是本发明实施例提供的控制单元的端口配置流程图；
33.图6是本发明实施例提供的步骤s102的流程图；
34.图中，1、上位机模块，11、pc端，12、控制单元，2、下位机模块，3、测试板，31、控制测试板，32、测试顶针，4、托盘，5、加热模块，6、待测芯片，7、活动导向柱。
具体实施方式
35.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对
本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
36.现有技术通过手动配置测试信号，人工成本高，出错率高，测试效率低的问题。本技术基于上位机模块与下位机模块之间的通信连接，通过在上位机模块中增加控制单元，通过控制单元获取上位机模块中pc端发送的包括与待测芯片的id值对应的gpio配置信息，并将gpio配置信息发送给通信连接的首位下位机，基于下位机级联的方式，通过每一位下位机对gpio配置信息依次有序进行效验，在所有下位机效验成功后，控制单元便会基于gpio配置信息对待测芯片的测试主控的gpio端口进行自动配置，替代了现有的手动拨码进行配置。所以，本技术能够节省时间与人力成本，提高芯片的测试效率。
37.实施例一
38.参考图1所示，图1为本发明一实施例提供的一种芯片测试系统的结构示意图。一种芯片测试系统，包括上位机模块1；以及
39.与上位机模块1通信的下位机模块2；
40.上位机模块1包括pc端11以及与pc端11连接的控制单元12；
41.下位机模块2包括多个级联的下位机，下位机连接待测芯片，多个级联的下位机中，首位下位机与控制单元通信连接；
42.控制单元12根据pc端11发送的gpio配置信息自动配置待测芯片的测试主控的gpio端口。
43.其中，上位机模块1中包括pc端11以及控制单元12(mcu)。mcu包括但不局限于单片机、fpga等可以实现信号控制的芯片。当mcu为单片机时，可以通过单片机配置待测芯片的测试主控的gpio端口。pc端11可以是具有显示屏并且支持网页浏览的各种电子设备，包括但不限于智能手机、平板电脑、膝上型便携计算机和台式计算机等。
44.上述待测芯片包括存储芯片，存储芯片包括但不限于nand、nor、dram等工装治具，以及bga、tsop、qfn等封装方式。每个存储芯片都有对应的id值，通过id值可以判断出存储芯片的类型，每批次测试存储芯片时，可以是对相同类型的存储芯片进行批量测试。
45.其中，上位机模块1与下位机模块2之间为双向通信，且通信方式包括但不局限于串口、can等有线或无线通信方式。同样，上位机模块1中pc端11与控制单元12之间的通信方式包括但不局限于串口、can等有线或无线通信方式。控制单元12与首位下位机之间的通信方式包括但不局限于串口、can等有线或无线通信方式。多个级联的下位机之间的通信方式包括但不局限于串口、can等有线或无线通信方式。其中，下位机包括测试主控，一个下位机连接一个待测芯片。
46.具体的，在pc端11中存储有id映射表，id映射表中存储有不同类型的待测芯片与gpio配置信息的对应关系，可以在id映射表中读取到与id值对应的gpio配置信息。其中，gpio配置信息可以包括对应id值的gpio配置表、电压、相应的开卡软件等。
47.更具体的，基于上位机模块1与下位机模块2之间的双向通信，当待测芯片与下位机连接后，pc端11可以读取待测芯片的id值，基于id值读取对应的gpio配置信息并对gpio配置信息进行封装，形成mcu可以识别的配置文件并发送到mcu。当mcu接收到gpio配置信息后，可以基于mcu与下位机的通信连接将gpio配置信息发送给级联的首位下位机，并基于下位机的级联对gpio配置信息进行效验，效验都通过，则mcu便可以根据gpio配置表以及对应
gpio配置表的电压对待测芯片的测试主控的gpio端口进行自动配置，根据gpio配置信息中gpio配置表与电压的对应关系，通过拉高/拉低gpio端口的电位实现正确配置待测芯片的测试主控的gpio端口。
48.其中，下位机级联可以表示为：下位机100连接到下位机200，然后再由下位机200连接到下位机300，...，下位机n-1连接到下位机n。首位下位机完成gpio配置信息效验后进入等待状态，基于下位机之间的通信，会通过下一位下位机继续对gpio配置信息进行效验，直到所有的下位机都完成效验。mcu会在所有下位机效验通过的情况下，基于gpio配置信息对批量的待测芯片的测试主控的gpio端口进行自动配置。其中，反馈信息包括效验通过/效验失败，反馈信息中包含下位机的编号。
49.作为一种可能的实施例方式，参考图2所示，图2为本实施例提供的对应芯片测试系统的待测芯片测试装置结构图。测试装置可以是指对待测芯片进行高温测试的工具，芯片测试系统可以运用于存储芯片的高温测试中，当待测芯片6的测试主控的gpio端口配置完成之后便可以通过测试装置进行高温测试。在高温测试中可以在测试板3下方放置托盘4，托盘4的每个格子上放置有待测芯片6。测试板3包括测试控制板31以及测试顶针32，测试顶针32置于与托盘4固定的一侧，且测试顶针32与托盘4中的待测芯片6电连接，在托盘4的每个格子下面加装加热模块5进行整盘均匀加热，这样，可以确保每颗待测芯片被加热的效果更一致，能够降低因环境温度不均造成的芯片分选等级时可能会发生漏选的风险，同时相对使用高温老化柜而言，减小了能耗和成本。且加热模块5下设置有活动导向柱7，活动导向柱7可以用于自动控制加热模块5和托盘4的位置移动。
50.在本实施例中，通过提供一种芯片测试系统，基于上位机模块1与下位机模块2之间的通信连接，通过在上位机模块1中增加控制单元12，通过控制单元12获取上位机模块1中pc端11发送的包括与待测芯片的id值对应的gpio配置信息，并将gpio配置信息发送给下位机模块2中通信连接的首位下位机，基于下位机级联的方式，通过每一位下位机对gpio配置信息依次有序进行效验，在所有下位机效验成功后，控制单元12便会基于gpio配置信息对待测芯片的测试主控的gpio端口进行自动配置，替代了现有的手动拨码进行配置。所以，本技术能够节省时间与人力成本，提高芯片的测试效率。
51.实施例二
52.基于上述实施例一，在本实施例中，还包括连接控制单元以及下位机的电源模块，通过电源模块对控制单元以及下位机进行供电。
53.其中，电源模块(未示出)可以与mcu的电源输入端口连接，给mcu提供工作电压，电源模块与下位机连接可以给下位机提供工作电压。其中，电源模块与下位机连接的方式可以是与其中一个下位机连接，相邻的下位机之间可以通过下位机中的测试主控的电源输入/输出端口相互连接，从而实现对所有下位机供电。
54.实施例三
55.基于上述实施例一至实施例二，在本实施例中，上位机还包括连接控制单元的显示单元，通过显示单元对控制单元的配置状态进行显示。
56.其中，作为一种可能的实施例方式，还可以连接一显示单元(未示出)，显示单元可以是具有显示功能的显示屏，在显示单元上可以显示mcu的配置状态，包括当前mcu的工作进度、下位机效验的进度、反馈信息等，例如：当下位机100效验通过，下位机100向mcu发送
表达效验通过的反馈信息。所以，通过设置显示单元有利于实时查看mcu的配置状态。
57.作为另一种可能的实施例方式，对应显示单元上显示的内容，系统还可以包括一存储单元，用于存储每次配置过程中mcu的配置状态的数据。当端口配置失败时，设置一存储单元，有利于根据存储单元中存储的数据分析端口配置失败的原因。对于存储单元中的数据可以定时更新。
58.实施例四
59.基于上述实施例一，在本实施例中，多个级联的下位机设置在用于测试待测芯片的测试板上。控制单元外接测试板或设置在测试板上。
60.其中，多个级联的下位机可以是设置在测试待测芯片的测试板上，且mcu也可以是设置在测试板上，在测试板上，首位下位机与mcu实现连接。可能的，mcu还可以是外接于测试板。
61.实施例五
62.在本实施例中，提供一种采用上述任一实施例中的芯片测试系统的芯片测试方法，如图3所示，图3为本实施例提供的一种芯片测试方法的流程示意图。一种芯片测试方法，包括以下步骤：
63.s101、控制单元接收pc端发送的配置文件，其中，配置文件中包括与待测芯片的id值对应的gpio配置信息。
64.在本实施例中，控制单元与pc端属于上位机，控制单元与pc端之间可以通过包括但不局限于串口、can等有线或无线通信方式进行数据传输等。上述无线连接方式可以包括但不限于3g/4g连接、wifi连接、蓝牙连接、wimax连接、zigbee连接、uwb(ultra wideband)连接、以及其他现在已知或将来开发的无线连接方式。
65.具体的，在pc端中配置有各种类型的待测芯片的id映射表，id映射表中包括待测芯片id值与gpio配置信息的映射关系，基于待测芯片的id值可以在id映射表中读取到对应id值的gpio配置信息，gpio配置信息可以包括对应id值的gpio配置表、电压、相应的开卡软件等。通过pc端读取到gpio配置信息后可以对gpio配置信息进行封装，形成mcu可以识别的配置文件，以配置文件的形式发送到上位机中mcu。
66.s102、将gpio配置信息发送至通信连接的下位机，基于多个级联的下位机对gpio配置信息有序进行校验。
67.其中，下位机与上位机之间为双向通信，下位机包括待测芯片的测试主控。具体的，同批测试的待测芯片的类型为同一类型。mcu接收到gpio配置信息后，会发送到通信连接的下位机，然后基于下位机的级联，依次有序的对gpio配置信息进行效验，判断gpio配置信息是否与待测芯片的id值为映射关系。进行效验时，是按照顺序依次进行，首先是与mcu通信连接的下位机进行效验，效验成功后会发送反馈信息到mcu并进入等待状态，直到其他所有的下位机都效验通过。
68.s103、若多个级联的下位机对gpio配置信息依次效验通过，则控制单元基于gpio配置信息自动配置待测芯片的测试主控的gpio端口。
69.其中，当所有的下位机通过级联的方式完成对待测芯片的id值对应的gpio配置信息效验通过后，mcu便会基于gpio配置信息中的gpio配置表与电压的对应关系，通过拉高/拉低待测芯片的测试主控的gpio端口的电压实现gpio端口配置。若是效验时存在gpio配置
信息读取错误，则mcu可以暂停继续gpio端口的配置。
70.在本发明实施例中，通过提供一种芯片测试方法，基于上位机与下位机之间的通信连接，通过在上位机中增加mcu，通过mcu获取pc端发送的包括与待测芯片对应的gpio配置信息的配置文件，并将gpio配置信息发送给下位机，通过级联下位机的方式对gpio配置信息有序进行效验，在所有下位机逐级完成效验后，mcu会基于gpio配置信息中的gpio配置表与电压的对应关系，通过拉高/拉低待测芯片的测试主控的gpio端口的电压实现gpio端口配置，替代了现有的手动拨码进行配置。所以，本技术能够节省时间与人力成本，提高对待测芯片的测试效率。
71.实施例六
72.参考图4所示，图4为本发明另一实施例提供的步骤s101之前的流程图。在步骤s101之前，还包括步骤：
73.s201、获取待测芯片的测试主控发送的串口数据。
74.其中，基于上位机与下位机之间的双向通信以及下位机级联，参考图5所示，当待测芯片连接到下位机的测试主控上后，mcu可以通过串口、网口、无线等任意一种方式获取测试主控发送的串口数据。其中，串口数据中可以包括待测芯片的id值，id值可以到识别待测芯片的类型。
75.s202、将串口数据发送至pc端进行数据解析，判断串口数据与pc端中创建的id配置表中信息是否匹配。
76.其中，基于pc端与mcu之间的通信，mcu可以通过串口、网口、无线等任意一种通信方式将接收到的串口数据发送到pc端进行数据解析。其中，进行数据解析包括对串口数据进行解析，得到待测芯片的id值，当识别到待测芯片的id值在id映射表中存在，则从id映射表中读取与解析得到的id值对应的gpio配置信息。
77.s203、若串口数据与id配置表中存在信息匹配，则控制单元接收pc端发送的与id配置表匹配的配置文件。
78.其中，当id配置表中匹配有与id值对应的gpio配置信息，则pc端向mcu发送可识别的配置文件，将id配置表中对应id值的gpio配置信息发送到mcu中。
79.在本发明实施例中，通过在上位机中增加mcu，在获取配置文件之前，通过mcu获取串口数据，并将串口数据发送到pc端进行数据分析，有利于查到与串口数据中id值对应的gpio配置信息。
80.实施例七
81.参考图6所示，图6为本发明另一实施例提供的步骤s102的具体流程图。步骤s102具体包括步骤：
82.s301、控制单元下发gpio配置信息给通信连接的首位下位机，基于首位下位机对gpio配置信息进行效验，判断gpio配置信息是否与串口数据对应。
83.其中，结合图1与图5所示，基于下位机的级联，mcu可以将接收到的gpio配置信息发送给与mcu通信连接的首位下位机100，通过首位下位机100识别gpio配置信息与串口数据中包括的待测芯片的id值是否为映射关系，即是否匹配。
84.s302、若首位下位机完成对gpio配置信息的效验，则控制单元接收首位下位机发送的反馈信息。
85.其中，当下位机100完成效验，会发送反馈信息给mcu，mcu根据反馈信息判断下位机100效验通过后，下位机100进入等待状态，等待其他下位机依次进行效验。其中，反馈信息可以反馈效验的结果，例如：匹配成功、效验通过、效验失败等，反馈信息中包括有下位机的编号。
86.s303、控制单元基于反馈信息判断效验通过，则基于下位机的级联，将gpio配置信息下发到次位下位机进行效验，并依次效验直到末位下位机，其中，控制单元在每位下位机效验后会接收对应下位机发送的反馈信息。
87.其中，当下位机100效验通过后，基于下位机的级联，若下位机100效验通过，则继续下位机200的效验，通过mcu将gpio配置信息下发到次位下位机200，下位机200继续对gpio配置信息与待测芯片的id值的映射关系进行识别，识别成功则发送表示验证通过的反馈信息到mcu，并进入等待状态。同样，基于上述的验证方式，其余下位机依次对gpio配置信息进行效验，直到末位下位机n效验通过后，结合图5所示，mcu可以输出控制信号对待测芯片的测试主控的gpio端口自动配置。其中，控制信号可以是控制gpio端口为高电平/低电平的电信号。
88.s304、控制单元根据反馈信息判断效验失败，则判定gpio配置信息读取错误，暂停待测芯片的测试主控的gpio端口配置。
89.当然，在下位机100至下位机n的效验过程中，若存在任一下位机效验失败，即在pc端gpio配置信息读取错误，则可以暂停效验，并向mcu发送反馈信息进行反馈，以及时发现问题。
90.在本实施例中，通过在上位机中增加mcu，mcu将pc端发送的gpio配置信息发送给下位机，通过级联的多个下位机依次对gpio配置信息有序进行效验，通过逐级的校验，可以确保gpio配置信息无误。在所有下位机逐级完成效验后，mcu便会基于gpio配置信息中的gpio配置表与电压的对应关系，通过拉高/拉低待测芯片的测试主控的gpio端口的电压实现gpio端口配置，替代了现有的手动拨码进行配置。所以，本技术能够节省时间与人力成本，提高对待测芯片的测试效率。
91.本技术的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
92.以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

技术特征：

1.一种芯片测试系统，其特征在于，包括：上位机模块；以及与所述上位机模块通信的下位机模块；所述上位机模块包括pc端以及与所述pc端连接的控制单元；所述下位机模块包括多个级联的下位机，所述下位机连接待测芯片，多个级联的所述下位机中，首位所述下位机与所述控制单元通信连接；所述控制单元根据所述pc端发送的gpio配置信息自动配置所述待测芯片的测试主控的gpio端口。2.如权利要求1所述的芯片测试系统，其特征在于，还包括连接所述控制单元以及所述下位机的电源模块，通过所述电源模块对所述控制单元以及所述下位机进行供电。3.如权利要求1-2任一项所述的芯片测试系统，其特征在于，所述上位机还包括连接所述控制单元的显示单元，通过所述显示单元对所述控制单元的配置状态进行显示。4.如权利要求1所述的芯片测试系统，其特征在于，多个级联的所述下位机设置在用于测试所述待测芯片的测试板上。5.如权利要求4所述的芯片测试系统，其特征在于，所述控制单元外接所述测试板或设置在所述测试板上。6.一种采用权利要求1-5中任一项所述的芯片测试系统的芯片测试方法，其特征在于，包括以下步骤：所述控制单元接收所述pc端发送的配置文件，其中，所述配置文件中包括与所述待测芯片的id值对应的所述gpio配置信息；将所述gpio配置信息发送至通信连接的所述下位机，基于多个级联的所述下位机对所述gpio配置信息有序进行校验；若多个级联的所述下位机对所述gpio配置信息依次效验通过，则所述控制单元基于所述gpio配置信息自动配置所述待测芯片的测试主控的gpio端口。7.如权利要求6所述的芯片测试方法，其特征在于，在所述控制单元接收所述pc端发送的配置文件之前，还包括步骤：获取所述待测芯片的测试主控发送的串口数据；将所述串口数据发送至所述pc端进行数据解析，判断所述串口数据与所述pc端中创建的id配置表中信息是否匹配；若所述串口数据与所述id配置表中存在信息匹配，则所述控制单元接收所述pc端发送的与所述id配置表匹配的所述配置文件。8.如权利要求7所述的芯片测试方法，其特征在于，所述基于多个级联的所述下位机对所述gpio配置信息有序进行校验的步骤包括：所述控制单元下发所述gpio配置信息给通信连接的首位所述下位机，基于首位所述下位机对所述gpio配置信息进行效验，判断所述gpio配置信息是否与所述串口数据对应；若首位所述下位机完成对所述gpio配置信息的效验，则所述控制单元接收首位所述下位机发送的反馈信息；所述控制单元基于所述反馈信息判断效验通过，则基于所述下位机的级联，将所述gpio配置信息下发到次位所述下位机进行效验，并依次效验直到末位所述下位机，其中，所
述控制单元在每位所述下位机效验后会接收对应下位机发送的所述反馈信息；所述控制单元根据所述反馈信息判断效验失败，则判定所述gpio配置信息读取错误，暂停所述待测芯片的测试主控的gpio端口配置。

技术总结

本发明适用于芯片测试技术领域，提供了一种芯片测试系统以及测试方法，芯片测试系统包括上位机模块；以及与所述上位机模块通信的下位机模块；所述上位机模块包括PC端以及与所述PC端连接的控制单元；所述下位机模块包括多个级联的下位机，所述下位机连接待测芯片，多个级联的所述下位机中，首位所述下位机与所述控制单元通信连接；所述控制单元根据所述PC端发送的GPIO配置信息自动配置所述待测芯片的测试主控的GPIO端口。本发明通过增加控制单元对待测芯片的测试主控的GPIO端口进行自动配置，替代了现有的手动拨码进行配置，能够节省时间与人力成本，提高对存储芯片的测试效率。提高对存储芯片的测试效率。提高对存储芯片的测试效率。