首页 > 专利查询

电阻式存储器装置的制作方法

电阻式存储器装置
1.对相关申请的交叉引用
2.本技术基于在韩国知识产权局于2021年6月16日提交的韩国专利申请 no.10-2021-0078289并且要求其优先权，将其公开内容全部通过引用引入本文中。
技术领域
3.实施方式涉及电阻式存储器装置(存储器件)。

背景技术：

4.具有其中存储器单元(存储单元)在彼此交叉的两个电极之间的交点处的三维(3d)交叉点堆栈(堆叠)结构的电阻式存储器装置已经被考虑。

技术实现要素：

5.实施方式可通过提供电阻式存储器装置而实现，所述电阻式存储器装置包括：电阻式存储器图案；和电连接至所述电阻式存储器图案的选择元件图案，所述选择元件图案包括硫属化物开关(切换)材料和至少一种金属材料，所述硫属化物开关材料包括锗、砷和硒，且所述至少一种金属材料包括铝、锶或铟，其中所述选择元件图案包括非均匀材料层，在所述非均匀材料层中所述至少一种金属材料在所述选择元件图案中的含量根据在所述选择元件图案内的位置是可变的(变化的)。
6.实施方式可通过提供电阻式存储器装置而实现，所述电阻式存储器装置包括：在基板上在第一横向方向上纵长地(在长度上，lengthwise)延伸的第一导电线(导线)；在所述基板上在第二横向方向上纵长地延伸的第二导电线，所述第二横向方向与所述第一横向方向交叉；以及在所述第一导电线和所述第二导电线之间的交点处的存储器单元，所述存储器单元连接在所述第一导电线和所述第二导电线之间，其中所述存储器单元包括：电阻式存储器图案；和电连接至所述电阻式存储器图案的选择元件图案，所述选择元件图案包括硫属化物开关材料和金属材料，所述硫属化物开关材料包括锗、砷和硒，且所述金属材料包括铝、锶或铟，和其中所述选择元件图案包括非均匀材料层，在所述非均匀材料层中所述金属材料的含量根据在所述选择元件图案内的位置是可变的。
7.实施方式可通过提供电阻式存储器装置而实现，所述电阻式存储器装置包括：在基板上在第一横向方向上纵长地延伸的第一导电线；在所述基板上在第二横向方向上纵长地延伸的多条第二导电线，所述多条第二导电线在竖直方向上与所述第一导电线间隔开，所述第二横向方向与所述第一横向方向交叉；在所述第一导电线和所述多条第二导电线之间的多个交点处的多个存储器单元，所述多个存储器单元在所述第一导电线上在所述第一横向方向上布置成一行(在一条线上)；和覆盖所述多个存储器单元各自的侧壁的绝缘结构体，其中所述多个存储器单元各自包括：电阻式存储器图案；和电连接至所述电阻式存储器图案的选择元件图案，所述选择元件图案包括硫属化物开关材料、第一金属材料、和第二金属材料，所述硫属化物开关材料包括锗、砷和硒，所述第一金属材料包括铝、
锶或铟，所述第二金属材料包括钨、钛或铜，和其中所述选择元件图案包括非均匀材料层，在所述非均匀材料层中所述第一金属材料的含量根据在所述选择元件图案内的位置是可变的。
附图说明
8.通过参照附图详细地描述示例性实施方式，特征对于本领域技术人员而言将是明晰的，其中：
9.图1为根据实施方式的包括电阻式存储器装置的存储器系统(存储系统) 的框图；
10.图2为图1中所示的存储器装置的实例构造的框图；
11.图3为图2中所示的存储器单元的具体化实例的电路图；
12.图4为根据实施方式的电阻式存储器装置的一些部件的示意性平面布置图；
13.图5a为沿着图4的线x1-x1'和线y1-y1'截取的截面图；
14.图5b为图5a中所示的选择元件图案的截面图；
15.图6a-6g分别为根据实施方式的电阻式存储器装置的截面图；
16.图7为根据实施方式的电阻式存储器装置的截面图；
17.图8为根据实施方式的电阻式存储器装置的截面图；
18.图9为根据实施方式的电阻式存储器装置的截面图；
19.图10a为根据实施方式的电阻式存储器装置的截面图；
20.图10b为图10a中所示的电阻式存储器装置的一些存储器单元的等效电路图；
21.图11为根据实施方式的电阻式存储器装置的截面图；
22.图12为根据实施方式的电阻式存储器装置的截面图；
23.图13为根据实施方式的电阻式存储器装置的截面图；和
24.图14a-14g为在制造根据实例实施方式的电阻式存储器装置的方法中的阶段的截面图。
具体实施方式
25.图1为根据实施方式的包括电阻式存储器装置的存储器系统10的框图。
26.参考图1，存储器系统10可包括存储器装置12和存储器控制器(存储控制器)20。存储器装置12可包括存储器单元阵列mca、行解码器rd、列解码器cd、和控制逻辑cl。
27.存储器控制器20可响应于来自主机host的读取/写入要求而控制存储器装置12读取存储在存储器装置12中的数据或者向存储器装置12写入数据。存储器控制器20可通过向存储器装置12提供地址addr、命令cmd、和控制信号ctrl而控制对于存储器装置12的编程(或写入)操作、读取操作、和擦除操作。另外，待写入的数据data和读取的数据data可在存储器控制器20和存储器装置12之间被传输和接收。
28.存储器单元阵列mca可包括分别在多条第一信号线和多条第二信号线之间的交点处的多个存储器单元(例如，图3中所示的多个存储器单元mc)。在实施中，所述多条第一信号线可包括多条位线，且所述多条第二信号线可包括多条字线。在实施中，所述多条第一信号线可包括多条字线，且所述多条第二信号线可包括多条位线。
29.所述多个存储器单元各自可包括能够存储一个位(比特，bit)的单级单元 (单层
单元，single-level cell，slc)、能够存储至少两个位或更多的数据的多级单元(多层单元，multi-level cell，mlc)、或其组合。
30.存储器单元阵列mca可包括电阻式存储器单元，其各自包括可变电阻元件，例如，图3中所示的可变电阻器r。在实施中，当所述可变电阻元件包括其电阻根据温度而改变的相变材料时，存储器装置12可为相变随机存取存储器(pram)装置。
31.行解码器rd可驱动存储器单元阵列mca中包括的多条字线，且列解码器cd可驱动存储器单元阵列mca中包括的多条位线。行解码器rd可包括配置成对行地址进行解码的解码单元和配置成响应于基于解码结果的各种行控制信号而接通或断开的开关单元。列解码器cd可包括配置成对列地址进行解码的解码单元和配置成响应于基于解码结果的各种列控制信号而接通或断开的开关单元。
32.控制逻辑cl可控制存储器装置12的所有操作，并且控制行解码器rd 和列解码器cd执行从存储器单元阵列mca选择存储器单元的操作。在实施中，控制逻辑cl可处理从外部接收的地址，并且生成行地址和列地址。存储器装置12可包括配置成生成用于写入和读取操作的各种写入和读取电压的功率产生单元(电源产生单元)。存储器装置12可经由控制逻辑cl的控制通过行解码器rd和列解码器cd向存储器单元提供写入电压和读取电压。
33.图2为图1中所示的存储器装置12的实例构造的框图。
34.参考图2，存储器装置12可包括存储器单元阵列mca、行解码器rd、列解码器cd、和控制逻辑cl。另外，存储器装置12可进一步包括写入/ 读取电路14、参考(基准)信号产生器16、和功率产生器(电源产生器)18。写入/读取电路14可包括感测放大器14a和写入驱动器14b。
35.存储器单元阵列mca中包括的多个存储器单元可连接至多条字线wl 和多条位线bl。各种电压信号或电流信号可通过多条字线wl和多条位线 bl提供至多个存储器单元。因此，可向选择的存储器单元写入数据或者从选择的存储器单元读取数据，同时可防止对剩余的未选择的存储器单元执行写入操作或读取操作。
36.控制逻辑cl可接收用于指示待存取的存储器单元的地址addr连同命令cmd。地址addr可包括用于选择存储器单元阵列mca的字线wl的行地址x_addr和用于选择存储器单元阵列mca的位线bl的列地址 y_addr。行解码器rd可响应于行地址x_addr执行字线选择操作，且列解码器cd可响应于列地址y_addr执行位线选择操作。
37.写入/读取电路14可连接至位线bl，并且向存储器单元写入数据或者从存储器单元读取数据。
38.功率产生器18可产生用于写入操作的写入电压vwrite和用于读取操作的读取电压vread。写入电压vwrite可包括置位电压(设定电压)和复位电压。写入电压vwrite和读取电压vread可通过列解码器cd提供到位线bl或者通过行解码器rd提供到字线wl。
39.参考信号产生器16可产生参考电压vref和参考电流iref作为与数据读取操作有关的各种参考信号。
40.在写入/读取电路14中，感测放大器14a可连接至位线bl的感测节点以通过使用参考电压vref或参考电流iref确定数据。写入/读取电路14可基于确定读取数据的结果向控制逻辑cl提供通过/失败信号p/f。控制逻辑cl 可参照通过/失败信号p/f控制对于存储器单元阵列mca的写入和读取操作。
41.控制逻辑cl可基于从存储器控制器(参考图1中的20)接收的地址 addr、命令cmd、和控制信号ctrl而输出用于向存储器单元阵列mca 写入数据或者从存储器单元阵列mca读取数据的各种控制信号ctrl_rw。
42.图3为图2中所示的存储器单元阵列mca的具体化实例的电路图。
43.参考图3，存储器单元阵列mca可包括多个单元区域。图3可说明所述多个单元区域之一。
44.存储器单元阵列mca可包括：多条字线wl0，wl1，...，和wln；多条位线bl0，bl1，...，和blm；和多个存储器单元mc。
45.多条字线wl0，wl1，...，和wln可对应于图2的字线wl，且多条位线bl0，bl1，...，和blm可对应于图2的位线bl。多个存储器单元mc 可分别在多条字线wl0，wl1，...，和wln与多条位线bl0，bl1，...，和 blm之间的交点处。字线wl的数量、位线bl的数量、和存储器单元mc 的数量可根据实施方式多样地变化。
46.多个存储器单元各自mc可包括配置成存储信息的可变电阻器r和配置成选择存储器单元的选择元件d。选择元件d可电连接至多条字线wl0， wl1，...，和wln之一，可变电阻器r可电连接至多条位线bl0，bl1，...，和blm之一，且可变电阻器r可串联连接至选择元件d。在实施中，可变电阻器r可连接至字线，且选择元件d可连接至位线。
47.为了驱动存储器装置(参考图2中的12)，可通过多条字线wl0，wl1，...，和wln以及多条位线bl0，bl1，...，和blm将电压施加至存储器单元 mc的可变电阻器r，且因此，电流可流动通过可变电阻器r。可变电阻器 r可由于施加至其的电脉冲而变化为多个电阻状态之一。在实施中，可变电阻器r可包括其晶体状态根据电流的量而改变的相变材料。所述相变材料可变化为作为相对高电阻状态的非晶状态、或者作为相对低电阻状态的结晶状态。所述相变材料的相可由于根据电流的量生成的焦耳热而变化，并且利用相变可写入数据。
48.任意存储器单元mc可通过从多条字线wl0，wl1，...，和wln选择一条字线以及从多条位线bl0，bl1，...，和blm选择一条位线而寻址。存储器单元mc可通过在选择的字线和选择的位线之间施加预定的信号被编程。另外，通过使用多条位线bl0，bl1，...，和blm测量电流值，可读取与存储器单元mc的电阻式存储器图案的电阻对应的信息(即，经编程的信息)。
49.图4、5a和5b为根据实施方式的电阻式存储器装置100的图。具体地，图4为电阻式存储器装置100的一些部件的示意性平面布置图。在图5a中，部分(a)为沿着图4的线x1-x1'截取的截面图，且部分(b)为沿着图4的线 y1-y1'截取的截面图。图5b为图5a中所示的选择元件图案124的局部区域的截面图。图4、5a和5b中所示的电阻式存储器装置100可具有参考图 3描述的等效电路构造。
50.如图4和5a中所示，电阻式存储器装置100的存储器单元阵列mca 可包括多条第一导电线110和多条第二导电线170。多条第一导电线110可在基板102上在第一横向方向(x方向)上彼此平行地(例如，纵长地)延伸。多条第二导电线170可在第二横向方向(y方向)上彼此平行地(例如，纵长地) 延伸。第二横向方向(y方向)可与第一横向方向(x方向)交叉。在实施中，第一横向方向(x方向)可垂直于第二横向方向(y方向)。在实施中，多条第一导电线110可构成图3中所示的多条字线wl0，wl1，...，和wln，且多条第二导电线170可构
成图3中所示的多条位线bl0，bl1，...，和blm。在实施中，多条第一导电线110可构成多条位线bl0，bl1，...，和blm，且多条第二导电线170可构成多条字线wl0，wl1，...，和wln。
51.多个存储器单元mc1可分别在多条字线wl0，wl1，...，和wln与多条位线bl0，bl1，...，和blm之间的多个交点处。多个存储器单元mc1 各自可连接至多条字线wl0，wl1，...，和wln之一以及多条位线bl0， bl1，...，和blm之一。
52.中间层绝缘膜104可在基板102上。中间层绝缘膜104可包括氧化物膜、氮化物膜、或其组合。中间层绝缘膜104可将多条第一导电线110与基板102 电隔离。在实施中，如图5a中所示，中间层绝缘膜104可在基板102上(例如，直接在基板102上)。在实施中，集成电路(ic)层可在基板102上，且多个存储器单元mc1可在ic层上。ic层可包括用于多个存储器单元mc1的操作的外围电路和/或用于计算的核心电路。
53.如图4中所示，多条第一导电线110可连接至驱动器drv。驱动器drv 可为配置成向多条第一导电线110施加电压的电路，并且包括例如参考图2 描述的行解码器。如图4中所示，驱动器drv可通过布线32向多条第一导电线110各自的存取点(访问点)ap施加电压。在置位写入操作期间，选择的存储器单元mc1可通过选择的第一导电线110和选择的第二导电线170接收电压。在实施中，置位高电压可通过存取点ap施加至选择的第一导电线 110，而比置位高电压低的置位低电压可施加至选择的第二导电线170。因此，与在置位高电压和置位低电压之间的电位差对应的电压可施加至选择的存储器单元mc1的两个末端，并且置位电流可流动通过选择的存储器单元 mc1。结果，电流可流动通过多条第一导电线110和多条第二导电线170。
54.多条第一绝缘线112可分别在多条第一导电线110之间，且多条第二绝缘线172可分别在多条第二导电线170之间。多条第一绝缘线112和多条第二绝缘线172可包括氧化硅膜、氮化硅膜、或其组合。
55.多条第一导电线110和多条第二导电线170各自可包括金属、导电金属氮化物、导电金属氧化物、或其组合。在实施中，多条第一导电线110和多条第二导电线170各自可独立地包括，例如，钨(w)、钛(ti)、钽(ta)、铝(al)、铜(cu)、碳(c)、氮化碳(cn)、氮化钛(tin)、氮化钛铝(tialn)、氮化钛硅(tisin)、氮化钛碳(ticn)、氮化钛碳硅(ticsin)、氮化钨(wn)、氮化钴硅(cosin)、氮化钨硅(wsin)、氮化钽(tan)、氮化钽碳(tacn)、氮化钽硅(tasin)、金(au)、银(ag)、铱(ir)、铂(pt)、钯(pd)、钌(ru)、锆(zr)、铑(rh)、镍(ni)、钴(co)、铬(cr)、锡(sn)、锌(zn)、氧化铟锡(ito)、其合金、或其组合。多条第一导电线110和多条第二导电线170各自可进一步包括导电阻挡膜。导电阻挡膜可包括，例如，ti、tin、ta、tan、或其组合。在实施中，多条第一导电线110可包括金属膜，且多条第二导电线170可包括包含导电金属氮化物膜和金属膜的多层膜。如本文中使用的，术语“或(或者)”不是排他性的术语，例如，“a或b”将包括a、b、或者a和b。
56.布置在多条第一导电线110和多条第二导电线170之间的交点处的多个存储器单元mc1可通过绝缘结构体166彼此绝缘。绝缘结构体166可覆盖在多条第一绝缘线112上的多个存储器单元mc1各自的侧壁。绝缘结构体 166可包括封装衬里162和填隙绝缘膜164。封装衬里162可与多个存储器单元mc1各自的侧壁接触。填隙绝缘膜164可与多个存储器单元mc1在其间有封装衬里162的情况下分开，并且填充在封装衬里162上在多个存储器单元mc1之间的相应的空间。
57.在实施中，多条第一绝缘线112、多条第二绝缘线172、封装衬里162、和填隙绝缘膜164各自可包括氧化硅膜、氮化硅膜、或其组合。在实施中，填隙绝缘膜164可包括接缝或空气间隙。如本文中使用的，术语“空气”可指的是在制造过程期间可存在的大气或其它气体。在实施中，第一绝缘线112 可包括氮化硅膜，封装衬里162可包括氧化硅膜、氮化硅膜、或其组合，且填隙绝缘膜164可包括氧化硅膜。
58.多个存储器单元mc1各自可包括顺序地堆叠在第一导电线110上的下部电极be、选择元件图案124、中间电极me、下部阻挡物132、电阻式存储器图案140、上部阻挡物134、和上部电极te。
59.在实施中，在多个存储器单元mc1中，下部电极be、中间电极me、和上部电极te各自可包括导电材料，例如，w、ti、ta、al、cu、c、cn、 tin、tialn、tisin、ticn、ticsin、wn、cosin、wsin、tan、tacn、 tasin、或其组合。
60.在多个存储器单元mc1中，选择元件图案124可电连接至电阻式存储器图案140。选择元件图案124可包括如下材料层，所述材料层的电阻根据施加至选择元件图案124的末端例如两个末端的电压的大小是可变的。选择元件图案124可包括处于非晶状态的硫属化物开关材料。在实施中，选择元件图案124可包括双向阈值开关(ots)材料。
61.在实施中，选择元件图案124可包括：硫属化物开关材料，其包括锗(ge)、砷(as)、和硒(se)；和至少一种金属材料，其包括例如铝(al)、锶(sr)、或铟 (in)。例如，所述至少一种金属材包括铝(al)或锶(sr)和任选地铟(in)。选择元件图案124可包括非均匀材料层，在所述非均匀材料层中所述至少一种金属材料的含量根据选择元件图案124的位置或在选择元件图案124内的位置是可变的。在实施中，如图5b中所示，所述至少一种金属材料可在选择元件图案124中在竖直方向(z方向)上的不同区域r1、r2和r3的至少两个中以不同的含量或量被包括。
62.在实施中，选择元件图案124可由式1表示。
63.[式1]
[0064]
ge
x
asysez(m1)a[0065]
在式1中，m1可为例如al或sr，并且0.13≤x≤0.23，0.25≤y≤0.35， 0.38≤z≤0.50，0.001≤a≤0.06，且x+y+z+a＝1。
[0066]
在实施中，选择元件图案124可包括由ge
x
asysezala表示的化合物。在实施中，选择元件图案124可包括由ge
x
asysezsra表示的化合物。这里，x、 y、z和a各自的范围可与对于式1所定义的相同。
[0067]
在实施中，选择元件图案124可由式2表示。
[0068]
[式2]
[0069]
ge
x
asysez(m1)a(m2)b[0070]
在式2中，m1可为例如al或sr，m2可为例如in，并且0.13≤x≤0.23， 0.25≤y≤0.35，0.38≤z≤0.50，0.001≤a≤0.08，0.001≤b≤0.06，且x+y+ z+a+b＝1。
[0071]
在实施中，选择元件图案124可包括由ge
x
asysezalainb表示的化合物。在实施中，选择元件图案124可包括由ge
x
asysezsrainb表示的化合物。这里， x、y、z、a和b各自的范围可与对于式2所定义的相同。
[0072]
在实施中，选择元件图案124可进一步包括与多条第一导电线110中包括的金属
元素相同的金属元素。在实施中，选择元件图案124可进一步包括例如钨(w)、钛(ti)、或铜(cu)。在实施中，选择元件图案124中的所述另外的金属元素的含量可为，例如，大于0原子百分比(原子％)且小于2原子％。
[0073]
在实施中，选择元件图案124可包括由ge
x
asysezala(m3)c表示的第一化合物、由ge
x
asysezsra(m3)c表示的第二化合物、由ge
x
asysezalainb(m3)c表示的第三化合物、或由ge
x
asysezsrainb(m3)c表示的第四化合物。在实施中， m3可包括例如w、ti、或cu。在所述第一和第二化合物中，x+y+z+a+ c＝1，x、y、z和a各自的范围可与对于式1所定义的相同，且0《c≤0.02。在所述第三和第四化合物中，x+y+z+a+b+c＝1，x、y、z、a和b各自的范围可与对于式2所定义的相同，且0《c≤0.02。
[0074]
在实施中，选择元件图案124可进一步包括例如氧化铝或氧化锶。
[0075]
在实施中，选择元件图案124可进一步包括至少一种另外的元素，例如，硼(b)、碳(c)、氮(n)、或氧(o)。
[0076]
参考图5a，电阻式存储器图案140可包括根据加热时间在非晶状态和结晶状态之间可逆地切换的相变材料。在实施中，电阻式存储器图案140可通过由于施加至电阻式存储器图案140的两个末端的电压而产生的焦耳热可逆地相变，并且可包括其电阻可由于相变而变化的材料。在实施中，电阻式存储器图案140可包括硫属化物材料作为相变材料。电阻式存储器图案140 可包括具有与选择元件图案124中包括的硫属化物开关材料不同的组成的硫属化物材料。
[0077]
在实施中，电阻式存储器图案140可包括单层或多层膜，所述单层或多层膜包括，例如，二元材料(例如，gete、gese、ges、sbse、sbte、sbs、 sbse、snsb、inse、insb、aste、alte、gasb、alsb、bisb、scsb、ysb、 cesb、dysb、或ndsb)、三元材料(例如，gesbse、alsbte、alsbse、sisbse、 sisbte、gesete、ingete、gesbte、geaste、snsete、gegase、bisbse、 gasete、ingesb、gasbse、gasbte、insbse、insbte、snsbse、snsbte、 scsbte、scsbse、scsbs、ysbte、ysbse、ysbs、cesbte、cesbse、cesbs、 dysbte、dysbse、dysbs、ndsbte、ndsbse、或ndsbs)、四元材料(例如， gesbtes、bisbtese、aginsbte、gesbsete、gesnsbte、sigesbte、sigesbse、 sigesete、bigesete、bisigese、bisigete、gesbtebi、gesbsebi、gesbsein、 gesbsega、gesbseal、gesbsetl、gesbsesn、gesbsezn、gesbtein、 gesbtega、gesbteal、gesbtetl、gesbtesn、gesbtezn、scgesbte、 scgesbse、scgesbs、ygesbte、ygesbse、ygesbs、cegesbte、cegesbse、 cegesbs、dygesbte、dygesbse、dygesbs、ndgesbte、ndgesbse、或 ndgesbs)、或五元材料(例如，insbteasse、gescsbsete、gesbsetes、 gescsbses、gescsbtes、gescsetes、gescsbsep、gescsbtep、gesbsetep、 gescsbsein、gescsbsega、gescsbseal、gescsbsetl、gescsbsezn、 gescsbsesn、gescsbtein、gescsbtega、gesbasteal、gescsbtetl、 gescsbtezn、gescsbtesn、gesbsetein、gesbsetega、gesbseteal、gesbsetetl、gesbsetezn、gesbsetesn、gesbsesin、gesbsesga、 gesbsesal、gesbsestl、gesbseszn、gesbsessn、gesbtesin、gesbtesga、 gesbtesal、gesbtestl、gesbteszn、gesbtessn、gesbseinga、gesbseinal、 gesbseintl、gesbseinzn、gesbseinsn、gesbsegaal、gesbsegatl、 gesbsegazn、gesbsegasn、gesbsealtl、gesbsealzn、gesbsealsn、 gesbsetlzn、gesbsetlsn、或gesbseznsn)。
[0078]
在实施中，电阻式存储器图案140可包括以上描述作为电阻式存储器图案140的
构成材料的二元至五元材料之一，并且可进一步包括至少一种另外的元素，例如，硼(b)、碳(c)、氮(n)、氧(o)、磷(p)、镉(cd)、钨(w)、钛(ti)、铪(hf)、或锆(zr)。
[0079]
如图5a中所示，电阻式存储器图案140的底表面可与下部阻挡物132 接触(例如，直接接触)，并且电阻式存储器图案140的顶表面可与上部阻挡物134接触(例如，直接接触)。在实施中，下部阻挡物132和上部阻挡物134 各自可包括导电材料，例如，钨(w)、氮化钨(wn)、碳化钨(wc)、或其组合。
[0080]
在电阻式存储器装置100中，选择元件图案124可通过下部电极be连接至多条第一导电线110之一，并且电阻式存储器图案140可通过上部阻挡物134和上部电极te连接至多条第二导电线170之一。
[0081]
在实施中，如图5a中所示，下部电极be、选择元件图案124、中间电极me、下部阻挡物132、电阻式存储器图案140、上部阻挡物134、和上部电极te各自的侧壁可在竖直方向(z方向)延伸或者沿着竖直方向(z方向)对齐。在实施中，下部电极be、选择元件图案124、中间电极me、下部阻挡物132、电阻式存储器图案140、上部阻挡物134、和上部电极te各自可具有锥形的(渐缩的)侧壁。
[0082]
在参考图4、5a和5b描述的电阻式存储器装置100中，多个存储器单元mc1各自的选择元件图案124可包括包含硫属化物开关材料(其包括ge、 as和se)以及至少一种金属材料例如al、sr、或in，并且可包括非均匀材料层，在所述非均匀材料层中选择元件图案124中的所述至少一种金属材料的含量根据选择元件图案124的位置或在选择元件图案124内的位置是可变的。
[0083]
根据具有上述构造(配置)的电阻式存储器装置100，选择元件图案124 可包括al、sr、或in。因此，在多个存储器单元mc1的每一个中，漏电流ioff可减小，并且阈值电压vth的变动(变化)可减小。这里，阈值电压vth 的变动可指的是多个存储器单元mc1各自的相对于操作时间的阈值电压 vth的变动。在实施中，选择元件图案124中包括的化合物可包括al、sr、或in，并且选择元件图案124中包括的化合物的结晶温度和挥发温度可相对提升。因此，当外部热被施加至选择元件图案124时，选择元件图案124的热稳定性可改善。结果，电阻式存储器装置100可使得实现具有改善的可靠性的写入和读取操作，并且电阻式存储器装置100的寿命可增加。
[0084]
图6a-6g分别为根据实施方式的电阻式存储器装置200a、200b、200c、 200d、200e、200f、和200g的截面图。
[0085]
参考图6a，电阻式存储器装置200a可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，在电阻式存储器装置 200a中，多个存储器单元mc1各自可包括选择元件图案224a代替选择元件图案124。
[0086]
选择元件图案224a可包括具有不同的组成的多个硫属化物层。所述多个硫属化物层可包括一个接一个交替地堆叠的多个第一硫属化物层a和多个第二硫属化物层b。多个第一硫属化物层a和多个第二硫属化物层b可分别在离电阻式存储器图案(参考图5a中的140)不同的最短距离(例如，z 方向距离或高度)处。
[0087]
在实施中，第一硫属化物层a可包括例如ge、as、和se，并且可不包括al和可不包括sr。在实施中，第一硫属化物层a可包括，例如，三元材料(例如，geasse)、四元材料(例如，geassein、geassew、geasseti、或 geassecu)、或五元材料(例如，geasseinw、
geasseinti、或geasseincu)。
[0088]
第二硫属化物层b可具有与参考图4、5a和5b描述的选择元件图案 124相同的构造。在实施中，第二硫属化物层b可包括至少一种金属材料，例如，al或sr。在实施中，第二硫属化物层b可包括四元材料(例如，geasseal 或geassesr)、五元材料(例如，geassealin、geassesrin、geassealw、 geassealti、geassealcu、geassesrw、geassesrti、或geassesrcu)、或六元材料(例如，geassealinw、geassealinti、geassealincu、 geassesrinw、geassesrinti、或geassesrincu)。
[0089]
在实施中，第一硫属化物层a的厚度(例如，在z方向上)可与第二硫属化物层b的厚度相等或不同。在实施中，第一硫属化物层a和第二硫属化物层b各自可具有约1nm-约10nm的厚度。
[0090]
在实施中，选择元件图案224a可包括第一硫属化物层a和第二硫属化物层b的至少两个堆叠对。在实施中，选择元件图案224a中包括的第一硫属化物层a和第二硫属化物层b的堆叠对的数量可为约2-约10。
[0091]
在选择元件图案224a中包括的多个第一硫属化物层a之中，在最下侧处的第一硫属化物层a可与下部电极(参考图5a中的be)接触(例如，直接接触)。在选择元件图案224a中包括的多个第二硫属化物层b中，在最上侧处的第二硫属化物层b可与中间电极(参考图5a中的me)接触(例如，直接接触)。
[0092]
参考图6b，电阻式存储器装置200b可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，在电阻式存储器装置 200b中，多个存储器单元mc1各自可包括选择元件图案224b代替选择元件图案124。
[0093]
与参考图6a描述的选择元件图案224a类似，选择元件图案224b可包括具有不同的组成的多个第一硫属化物层a和多个第二硫属化物层b。然而，在选择元件图案224b中包括的多个第一硫属化物层a之中，在最下侧处的第一硫属化物层a可与下部电极(参考图5a中的be)接触，并且在最上侧处的第一硫属化物层a可与中间电极(参考图5a中的me)接触。选择元件图案224b中包括的多个第二硫属化物层b各自可在竖直方向(z方向)上与下部电极be和中间电极me间隔开。
[0094]
参考图6c，电阻式存储器装置200c可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，在电阻式存储器装置 200c中，多个存储器单元mc1各自可包括选择元件图案224c代替选择元件图案124。
[0095]
与参考图6a描述的选择元件图案224a类似，选择元件图案224c可包括具有不同的组成的多个第一硫属化物层a和多个第二硫属化物层b。然而，在选择元件图案224c中包括的多个第二硫属化物层b之中，在最下侧处的第二硫属化物层b可与下部电极(参考图5a中的be)接触，并且在多个第一硫属化物层a之中，在最上侧处的第一硫属化物层a可与中间电极(参考图 5a中的me)接触。
[0096]
参考图6d，电阻式存储器装置200d可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，在电阻式存储器装置 200d中，多个存储器单元mc1各自可包括选择元件图案224d代替选择元件图案124。
[0097]
与参考图6a描述的选择元件图案224a类似，选择元件图案224d可包括具有不同的组成的多个第一硫属化物层a和多个第二硫属化物层b。然而，在选择元件图案224d中包
括的多个第二硫属化物层b之中，在最下侧处的第二硫属化物层b可与下部电极(参考图5a中的be)接触，并且在最上侧处的第二硫属化物层b可与中间电极(参考图5a中的me)接触。选择元件图案224d中包括的多个第一硫属化物层a各自可在竖直方向(z方向)上与下部电极be和中间电极me分开。
[0098]
参考图6e，电阻式存储器装置200e可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，在电阻式存储器装置 200e中，多个存储器单元mc1各自可包括选择元件图案224e代替选择元件图案124。
[0099]
选择元件图案224e可包括具有不同的组成的多个硫属化物层。所述多个硫属化物层可包括一个接一个顺序地堆叠的多个第一硫属化物层a、多个第二硫属化物层b、和多个第三硫属化物层c。多个第一硫属化物层a、多个第二硫属化物层b、和多个第三硫属化物层c可分别在离电阻式存储器图案(参考图5a中的140)不同的最短距离(例如，z方向距离)。
[0100]
多个第一硫属化物层a和多个第二硫属化物层b可具有参考图6a描述的组成。多个第三硫属化物层c各自可包括具有与第二硫属化物层b相同的式的化合物。在实施中，多个第三硫属化物层c中的al或sr的含量可与第二硫属化物层b中的不同。
[0101]
在实施中，第二硫属化物层b和第三硫属化物层c可包括具有相同的式的化合物，例如，geasseal、geassealin、geassealw、geassealti、 geassealcu、geassealinw、geassealinti、或geassealincu。在实施中，第三硫属化物层c中的al的含量可低于第二硫属化物层b中的al的含量。
[0102]
在实施中，第二硫属化物层b和第三硫属化物层c可包括具有相同的式的化合物，例如，geassesr、geassesrin、geassesrw、geassesrti、 geassesrcu、geassesrinw、geassesrinti、或geassesrincu。在实施中，第三硫属化物层c中的sr的含量可低于第二硫属化物层b中的sr的含量。
[0103]
在实施中，第一硫属化物层a、第二硫属化物层b、和第三硫属化物层 c可具有相同的厚度或不同的厚度。在实施中，第一硫属化物层a、第二硫属化物层b、和第三硫属化物层c各自可具有约1nm-约10nm的厚度。
[0104]
在选择元件图案224e中包括的多个第一硫属化物层a之中，在最下侧处的第一硫属化物层a可与下部电极(参考图5a中的be)接触。在选择元件图案224e中包括的多个第三硫属化物层c之中，在最上侧处的第三硫属化物层c可与中间电极(参考图5a中的me)接触。
[0105]
参考图6f，电阻式存储器装置200f可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，在电阻式存储器装置 200f中，多个存储器单元mc1各自可包括选择元件图案224f代替选择元件图案124。
[0106]
与参考图6e描述的选择元件图案224e类似，选择元件图案224f可包括具有不同的组成的多个第一硫属化物层a、多个第二硫属化物层b、和多个第三硫属化物层c。然而，在选择元件图案224f中包括的多个第一硫属化物层a之中，在最下侧处的第一硫属化物层a可与下部电极(参考图5a 中的be)接触，并且在选择元件图案224f中包括的多个第二硫属化物层b 之中，在最上侧处的第二硫属化物层b可与中间电极(参考图5a中的me) 接触。选择元件图案224f中包括的多个第三硫属化物层c各自可在竖直方向(z方向)上与下部电极be和中间电极me分开。
[0107]
参考图6g，电阻式存储器装置200g可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，在电阻式存储器装置 200g中，多个存储器单元mc1各自可包括选择元件图案224g代替选择元件图案124。
[0108]
与参考图6e描述的选择元件图案224e类似，选择元件图案224g可包括具有不同的组成的多个第一硫属化物层a、多个第二硫属化物层b、和多个第三硫属化物层c。然而，在选择元件图案224g中包括的多个第一硫属化物层a之中，在最下侧处的第一硫属化物层a可与下部电极(参考图5a 中的be)接触，并且在最上侧处的第一硫属化物层a可与中间电极(参考图 5a中的me)接触。选择元件图案224g中包括的多个第二硫属化物层b和多个第三硫属化物层c可分别在竖直方向(z方向)上与下部电极be和中间电极me分开。
[0109]
已经参考图6a-6g详细地描述了根据实施方式的电阻式存储器装置 200a-200g中包括的选择元件图案224a-224g的各种结构的具体实例。在实施中，根据实施方式的电阻式存储器装置中包括的多个存储器单元各自可包括具有通过向图6a-6g中所示的选择元件图案224a-224g施加各种修改和变化而获得的结构的选择元件图案。
[0110]
图7为根据实施方式的电阻式存储器装置300的截面图。在图7中，相同的附图标记用于表示与图5a中相同的元件，并且可省略其重复描述。在图7中，部分(a)说明与沿着图4的线x1-x1'截取的截面对应的部分的一些部件，并且部分(b)说明与沿着图4的线y1-y1'截取的截面对应的部分的一些部件。
[0111]
参考图7，电阻式存储器装置300可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，电阻式存储器装置300可包括多个存储器单元mc3代替多个存储器单元mc1。
[0112]
多个存储器单元mc3可具有与参考图4、5a和5b描述的多个存储器单元mc1基本上相同的构造。然而，多个存储器单元mc3各自可包括顺序地堆叠在第一导电线110上的下部电极be、下部阻挡物132、电阻式存储器图案140、上部阻挡物134、中间电极me、选择元件图案124、和上部电极 te。
[0113]
在电阻式存储器装置300中，电阻式存储器图案140可通过下部阻挡物 132和下部电极be连接至多条第一导电线110之一，并且选择元件图案124 可通过上部电极te连接至多条第二导电线170之一。
[0114]
图8为根据实施方式的电阻式存储器装置400a的截面图。在图8中，相同的附图标记用于表示与图5a中相同的元件，并且可省略其重复描述。在图8中，部分(a)说明与沿着图4的线x1-x1'截取的截面对应的部分的一些部件，并且部分(b)说明与沿着图4的线y1-y1'截取的截面对应的部分的一些部件。
[0115]
参考图8，电阻式存储器装置400a可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，电阻式存储器装置400a 可包括多个存储器单元mc4a代替多个存储器单元mc1。
[0116]
多个存储器单元mc4a各自可具有与参考图4、5a和5b描述的存储器单元mc1基本上相同的构造。然而，多个存储器单元mc4a各自可包括电阻式存储器图案440代替电阻式存储器图案140。在多个存储器单元mc4a 各自中，限定凹部432r的绝缘间隔体432、共形地覆盖凹部432r的内壁的阻挡层434、填充凹部432r的下部空间并且在阻挡层434上的下部导电图案436、以及填充凹部432r的上部空间并且在下部导电图案436和阻挡层 434上的
电阻式存储器图案440可在下部阻挡物132和上部阻挡物134之间。凹部432r可具有大致u形的截面形状。绝缘间隔体432可包括氧化硅膜。在实施中，阻挡层434可包括，例如，氮化钛(tin)、氮化钛硅(tisin)、氮化钛铝(tialn)、氮化钽硅(tasin)、氮化钽铝(taaln)、氮化钽(tan)、硅化钨 (wsi)、氮化钨(wn)、钛钨(tiw)、氮化钼(mon)、氮化铌(nbn)、氮化钛硼 (tibn)、氮化锆硅(zrsin)、氮化钨硅(wsin)、氮化钨硼(wbn)、氮化锆铝 (zraln)、氮化钼铝(moaln)、铝化钛(tial)、氧氮化钛(tion)、氧氮化钛铝 (tialon)、氧氮化钨(won)、氧氮化钽(taon)、碳(c)、碳化硅(sic)、氮化硅(sin)、碳氮化硅(sicn)、氮化碳(cn)、碳氮化钛(ticn)、碳氮化钽(tacn)、或其组合。在实施中，阻挡层434可被省略。下部导电图案436可包括导电金属氮化物，例如，tin、wn、或其组合。电阻式存储器图案440的构成材料可与在参考图4、5a和5b描述的电阻式存储器图案140中基本上相同。
[0117]
在电阻式存储器装置400a中，选择元件图案124可通过下部电极be 连接至多条第一导电线110之一，并且多个电阻式存储器图案440各自可通过上部阻挡物134和上部电极te连接至多条第二导电线170之一。
[0118]
图9为根据实施方式的电阻式存储器装置400b的截面图。在图9中，相同的附图标记用于表示与图5a中相同的元件，并且省略其重复描述。在图9中，部分(a)说明与沿着图4的线x1-x1'截取的截面对应的部分的一些部件，并且部分(b)说明与沿着图4的线y1-y1'截取的截面对应的部分的一些部件。
[0119]
参考图9，电阻式存储器装置400b可具有与参考图4、5a和5b描述的电阻式存储器装置100基本上相同的构造。然而，电阻式存储器装置400b 可包括多个存储器单元mc4b代替多个存储器单元mc1。
[0120]
多个存储器单元mc4b可具有与参考图7描述的多个存储器单元mc3 基本上相同的构造。然而，多个存储器单元mc4b各自可包括电阻式存储器图案440代替电阻式存储器图案140。在多个存储器单元mc4b各自中，限定凹部432r的绝缘间隔体432、共形地覆盖凹部432r的内壁的阻挡层434、填充凹部432r的下部空间并且在阻挡层434上的下部导电图案436、以及填充凹部432r的上部空间并且在下部导电图案436和阻挡层434上的电阻式存储器图案440可在下部阻挡物132和上部阻挡物134之间。
[0121]
图10a为根据实施方式的电阻式存储器装置500的截面图，并且图10b 为图10a中所示的电阻式存储器装置500中包括的一些存储器单元的等效电路图。在图10a和10b中，相同的附图标记用于表示与图3和5a中相同的元件，并且可省略其重复描述。在图10a中，部分(a)说明与沿着图4的线 x1-x1'截取的截面对应的部分的一些部件，并且部分(b)说明与沿着图4的线 y1-y1'截取的截面对应的部分的一些部件。
[0122]
参考图10a和10b，电阻式存储器装置500可包括在基板102上在第一横向方向(x方向)上彼此平行地延伸的多条第一导电线110、在第二横向方向上(y方向)彼此平行地延伸的多条第二导电线170、和在第一横向方向(x 方向)上彼此平行地延伸的多条第三导电线510。多条第三绝缘线512可分别在多条第三导电线510之间。多条第三绝缘线512可包括氧化硅膜、氮化硅膜、或其组合。
[0123]
多个第一级存储器单元mc51可分别在多条第一导电线110和多条第二导电线170之间的多个交点处。多个第二级存储器单元mc52可分别在多条第二导电线170和多条第三导电线510之间的多个交点处。多个第一级存储器单元mc51可在竖直方向(z方向)上在与
多个第二级存储器单元mc52不同的水平(级)或高度处形成。多个第一级存储器单元mc51和多个第二级存储器单元mc52可分别具有与参考图5a描述的多个存储器单元mc1基本上相同的构造。多个第二级存储器单元mc52各自的上部电极te可连接至选自多条第三导电线510的一条第三导电线510。
[0124]
多条第一导电线110、多条第二导电线170、和多条第三导电线510可分别构成多条字线或多条位线。在实施中，多条第一导电线110和多条第三导电线510可分别构成多条位线，并且多条第二导电线170各自可构成公共字线。在实施中，多条第一导电线110和多条第三导电线510可分别构成多条字线，并且多条第二导电线170各自可构成公共位线。多条第三导电线510 的构成材料可与参考图5a描述的多条第一导电线110和多条第二导电线 170的构成材料基本上相同。
[0125]
电阻式存储器装置500可具有双堆栈结构，其包括在竖直方向(z方向) 上在不同的水平处形成的多个第一级存储器单元mc51和多个第二级存储器单元mc52。在实施中，如图10a中所示，多个第一级存储器单元mc51 和多个第二级存储器单元mc52可分别具有与参考图5a描述的多个存储器单元mc1基本上相同的构造。在图10a中所示的电阻式存储器装置500中，多个第一级存储器单元mc51和多个第二级存储器单元mc52各自可包括图 6a-6g中所示的选择元件图案224a、224b、224c、224d、224e、224f和 224g以及具有通过进行各种修改和变化而获得的结构的选择元件图案的任一种。
[0126]
图11为根据实施方式的电阻式存储器装置600的截面图。在图11中，相同的附图标记用于表示与图4-10b中相同的元件，并且可省略其重复描述。图11说明与沿着图4的线y1-y1'截取的截面对应的部分的一些部件。图11 中所示的电阻式存储器装置600中包括的至少一些存储器单元可具有图10b 中所示的等效电路构造。
[0127]
参考图11，电阻式存储器装置600可具有与参考图10a和10b描述的电阻式存储器装置500基本上相同的构造。电阻式存储器装置600可包括在竖直方向(z方向)上在不同的水平处形成的多个第一级存储器单元mc51和多个第二级存储器单元mc52。在实施中，不同于图10a中所示的电阻式存储器装置500，电阻式存储器装置600可进一步包括下部结构体610，下部结构体610在基板102和多条第一导电线110之间并且包括多个晶体管和多条布线。
[0128]
下部结构体610可包括配置成驱动多个第一级存储器单元mc51和多个第二级存储器单元mc52的外围电路或驱动电路。下部结构体610可包括配置成能够以高的速度处理输入到多个第一级存储器单元mc51和多个第二级存储器单元mc52/从多个第一级存储器单元mc51和多个第二级存储器单元mc52输出的数据的电路。在实施中，下部结构体610可包括参考图2描述的电路，例如，行解码器rd、列解码器cd、控制逻辑cl、写入/读取电路14、参考信号产生器16、和功率产生器18的至少一个。写入/读取电路 14可包括感测放大器14a和写入驱动器14b。在实施中，下部结构体610 可包括页缓冲器、锁存电路、缓存电路、感测放大器、和数据输入/输出电路。
[0129]
限定多个有源(活性)区域ac的装置隔离区域604可在基板102中。下部结构体610可包括在基板102的有源区域ac上的栅极结构体620、多个中间层绝缘膜(例如，632、634、和636)、多个接触插塞(例如，642和644)、和多条布线(例如，652和654)。栅极结构体620可包括顺序地堆叠在基板 102的有源区域ac上的栅极绝缘膜622、栅极624、和绝缘封盖层
626。栅极结构体620的两个侧壁可被绝缘间隔体628覆盖。栅极绝缘膜622可包括氧化硅或金属氧化物。栅极624可包括掺杂的多晶硅、金属、金属氮化物、或其组合。绝缘封盖层626可包括氮化物膜。绝缘间隔体628可包括氧化物膜、氮化物膜、或其组合。
[0130]
杂质区域608的对可在基板102的有源区域ac中在栅极结构体620的两侧上。杂质区域608的对可包括n型或p型杂质。栅极结构体620和在栅极结构体620的两侧上的杂质区域608的对可取决于杂质区域608的对中包括的杂质的类型而构成nmos晶体管或pmos晶体管。
[0131]
中间层绝缘膜632可覆盖栅极结构体620，并且布线652可通过穿过中间层绝缘膜632的接触插塞642电连接至杂质区域608。中间层绝缘膜634 可覆盖布线652，并且布线654可通过穿过中间层绝缘膜634的接触插塞644 电连接至布线652。中间层绝缘膜636可在布线654和多条第一导电线110 之间。
[0132]
中间层绝缘膜632、634和636可包括氧化物膜。接触插塞642和644 以及布线652和654各自可包括金属、导电金属氮化物、或其组合。在实施中，所述金属可为w、al、cu、或ti。
[0133]
图11中所示的下部结构体610的构造仅为实例，并且可多样地修改和变化。在实施中，下部结构体610可包括单布线结构或者三层或更多个层的多层布线结构。
[0134]
在实施中，如图11中所示，图10a中所示的包括多个第一级存储器单元mc51和多个第二级存储器单元mc52的双堆栈结构可在下部结构体610 上。图11中所示的电阻式存储器装置600可包括包含参考图5a-9描述的电阻式存储器装置100、200a、200b、200c、200d、200e、200f、200g、300、 400a、和400b中包括的存储器单元以及具有不同地修改和变化的结构的存储器单元的单层结构或者双、四层、或六层结构，代替包括多个第一级存储器单元mc51和多个第二级存储器单元mc52的双堆栈结构。
[0135]
图12为根据实施方式的电阻式存储器装置700a的截面图。在图12中，相同的附图标记用于表示与图4-11中相同的元件，并且可省略其重复描述。图12说明与沿着图4的线y1-y1'截取的截面对应的部分的一些部件。
[0136]
参考图12，电阻式存储器装置700a可包括在不同的水平处形成并且在竖直方向(z方向)上堆叠的多个第一级存储器单元mc71、多个第二级存储器单元mc72、多个第三级存储器单元mc73、和多个第四级存储器单元 mc74。
[0137]
多个第一级存储器单元mc71、多个第二级存储器单元mc72、多个第三级存储器单元mc73、和多个第四级存储器单元mc74可具有与参考图5a 描述的多个存储器单元mc1的结构相同的结构或类似的结构。
[0138]
多条第一导电线110可连接在多个第二级存储器单元mc72中包括的多个上部电极te和多个第三级存储器单元mc73中包括的多个下部电极be 之间。多个第四级存储器单元mc74各自的上部电极te可连接至多条第三导电线510之一。在实施中，如图12中所示，多个第一级存储器单元mc71、多个第二级存储器单元mc72、多个第三级存储器单元mc73、和多个第四级存储器单元mc74各自可包括参考图5a描述的选择元件图案124。在实施中，在图12中所示的电阻式存储器装置700a中，多个第一级存储器单元 mc71、多个第二级存储器单元mc72、多个第三级存储器单元mc73、和多个第四级存储器单元mc74各自可具有参考图6a-9描述的电阻式存储器装置200a、200b、200c、200d、200e、200f、200g、300、400a和400b中包括的存储器单元和具有不同地修改和变化的结构的存储器单元之一的结构。
[0139]
图13为根据实施方式的电阻式存储器装置700b的截面图。在图13中，相同的附图标记用于表示与图4-11中相同的元件，并且可省略其重复描述。图13说明与沿着图4的线y1-y1'截取的截面对应的部分的一些部件。
[0140]
参考图13，电阻式存储器装置700b可具有与参考图12描述的电阻式存储器装置700a基本上相同的构造。然而，多个第二级存储器单元mc72 各自的上部电极te可连接至多条第三导电线510a之一。多条第三绝缘线 512a可分别在多条第三导电线510a之间。多个第四级存储器单元mc74 各自的上部电极te可连接至多条第三导电线510b之一。多条第三绝缘线 512b可分别在多条第三导电线510b之间。第三导电线510a和510b以及第三绝缘线512a和512b可分别具有与参考图10a和10b描述的多条第三导电线510和多条第三绝缘线512基本上相同的构造。
[0141]
中间层绝缘膜702可在多条第三导电线510a和多条第一导电线110之间，多条第三导电线510a分别连接至多个第二级存储器单元mc72的多个上部电极te，多条第一导电线110分别连接至多个第三级存储器单元mc73 的多个下部电极be。中间层绝缘膜702可包括氧化物膜、氮化物膜、或其组合。
[0142]
《评价实施例》
[0143]
表1显示关于电阻式存储器装置中包括的选择元件的组成的根据实施方式的电阻式存储器装置的物理性质和性能的评价的结果。
[0144]
[表1]
[0145] 实施例1实施例2实施例3实施例4ts(℃)250250250250tc(℃)500500500500ioff(na)0.20.40.50.8v
th
漂移(mv/dec)51492020耐久性(循环数)≥1e+11≥1e+11≥7e+10≥7e+10
[0146]
在表1中，实施例1显示评价包括由在式1中定义的ge
x
asysezala表示的化合物的选择元件图案的结果，实施例2显示评价包括由在式1中定义的 ge
x
asysezsra表示的化合物的选择元件图案的结果，实施例3显示评价包括由在式2中定义的ge
x
asysezalainb表示的化合物的选择元件图案的结果，且实施例4显示评价包括由在式2中定义的ge
x
asysezsrainb表示的化合物的选择元件图案的结果。
[0147]
在表1的结果中，根据实施例1-4的化合物各自的挥发温度ts为约 250℃。由以上结果，可看出，包括根据实施例1-4的化合物的选择元件图案呈现出充分的挥发温度特性以用作电阻式存储器装置的选择元件图案。
[0148]
在表1的结果中，根据实施例1-4的化合物各自的结晶温度tc为约 500℃。由以上结果，可看出，包括根据实施例1-4的化合物的选择元件图案呈现出充分的结晶温度以用作电阻式存储器装置的选择元件图案。
[0149]
根据表1中的评价阈值电压(vth)漂移特性的结果，在包含包括根据实施例1-4的化合物的选择元件图案的存储器单元各自中，约20mv/dec-约51 mv/dec的阈值电压(vth)漂移发生，同时约0.2na-约0.8na的相对低的漏电流ioff发生。
[0150]
另外，根据表1中的评价操作耐久性的结果，在包含包括根据实施例1-4 的化合物
的选择元件图案的存储器单元各自中，直至阈值电压vth显著变化约
±
10％的操作循环数为至少1e+10。因此，可看出，所述存储器单元具有相对优异的耐久性。
[0151]
如由表1的结果可看出的，在根据实施例的电阻式存储器装置中，关于电阻式存储器装置的操作次数的存储器单元的耐久性可改善，在所述存储器单元的操作期间功率消耗可最小化，并且在多个存储器单元的相邻存储器单元之间的干扰可最小化，由此使得实现稳定的单元操作。因此，所述电阻式存储器装置的可靠性可改善。
[0152]
图14a-14g为制造根据实例实施方式的电阻式存储器装置的方法中的阶段的截面图。在图14a-14g各自中，部分(a)显示根据工艺顺序的与沿着图4的线x1-x1'截取的截面对应的部分的一些部件的截面图，并且部分(b) 显示根据工艺顺序的与沿着图4的线y1-y1'截取的截面对应的部分的一些部件的截面图。将参考图14a-14g描述制造根据实施例实施方式的图4、5a 和5b中所示的电阻式存储器装置100的方法。
[0153]
参考图14a，可在基板102上中间层绝缘膜104，并且可在中间层绝缘膜104上形成多条第一导电线110和多条第一绝缘线112。多条第一绝缘线 112可填充在多条第一导电线110之间的相应的空间。
[0154]
参考图14b，可在多条第一导电线110和多条第一绝缘线112上形成下部电极层bel，并且可在下部电极层bel上形成选择元件层124l。下部电极层bel和选择元件层124l的构成材料可分别与参考图5a描述的下部电极be和选择元件图案124的那些相同。
[0155]
在实施中，为了形成选择元件层124l，可使用包括包含ge、as、和se 的硫属化物开关材料以及至少一种金属材料例如al、sr、或in的至少一个(种) 靶进行物理气相沉积(pvd)工艺。在实施中，所述至少一个靶可包括第一靶，所述第一靶包括所述硫属化物开关材料和所述至少一种金属材料两者。在实施中，所述至少一个靶可包括第二靶和第三靶，所述第二靶包括ge、as、 se以及在所述至少一种金属材料之中的除al外的元素(例如，sr或in)，所述第三靶包括al。在实施中，所述至少一个靶可包括第四靶和第五靶，所述第四靶包括ge、as、和se，所述第五靶包括al、sr、或in。在实施中，所述至少一个靶可包括多个第六靶，所述多个第六靶包括选自ge、as、se、al、sr、和in的各种组合。
[0156]
通过同时使用所述第一至第六靶的至少一些或者通过顺序地使用所述第一至第六靶的至少一些，可形成用于形成图5a和5b中所示的选择元件图案124的选择元件层124l，或者可形成用于形成图6a-6g中所示的选择元件图案224a-224g的任一个的选择元件层。
[0157]
在实施中，为了形成选择元件层124l，可使用包括包含ge、as、和se 的硫属化物开关材料以及至少一种金属材料例如al、sr、或in的多个源进行化学气相沉积(cvd)工艺或原子层沉积(ald)工艺。
[0158]
参考图14c，可在选择元件层124l上顺序地形成中间电极层mel、下部阻挡物层132l、电阻式存储器层140l、上部阻挡物层134l、和上部电极层tel，且然后可在上部电极层tel上形成掩模图案mp。
[0159]
中间电极层mel、下部阻挡物层132l、电阻式存储器层140l、上部阻挡物层134l、和上部电极层tel的构成材料可分别与参考图5a描述的中间电极me、下部阻挡物132、电阻式存储器图案140、上部阻挡物134、和上部电极te的那些相同。
[0160]
掩模图案mp可形成为具有包括与图4中所示的多个存储器单元mc1 的位置对应的
多个岛图案的平面形状。在实施中，掩模图案mp可包括硬掩模，所述硬掩模包括氧化物膜、氮化物膜、或其组合。在实施中，为了形成掩模图案mp，可通过使用极紫外线(euv)(13.5nm)、氟化氪(krf)准分子激光(248nm)、氟化氩(arf)准分子激光(193nm)、或氟(f2)准分子激光(157nm) 作为光源进行光刻法工艺。
[0161]
参考图14d，在图14c的所得结构体中，可使用掩模图案mp作为蚀刻掩模各向异性地蚀刻上部电极层tel、上部阻挡物层134l、电阻式存储器层140l、下部阻挡物层132l、中间电极层mel、选择元件层124l、和下部电极层bel。因此，可形成各自包括下部电极be、选择元件图案124、中间电极me、下部阻挡物132、电阻式存储器图案140、上部阻挡物134、和上部电极te的多个存储器单元mc1。在各向异性蚀刻工艺期间，掩模图案mp的一部分可被消耗，且因此，掩模图案mp的厚度可减小。
[0162]
在参考图14d描述的工艺中通过各向异性地蚀刻下部电极层bel而形成下部电极be的同时，可进行过蚀刻。在此情况下，多条第一导电线110 可分别暴露在多个下部电极be之间。通过将暴露的多条第一导电线110暴露于各向异性蚀刻气氛，多条第一导电线110中包括的金属元素(例如，w、 ti、或cu)可沉积在多个选择元件图案124各自的侧壁上。在随后的相对高温度的工艺期间，沉积的金属元素可渗透到多个选择元件图案124各自中。结果，多个选择元件图案124可具有包括w、ti、或cu的结构。
[0163]
参考图14e，封装衬里162可形成为共形地覆盖图14d的所得结构体的暴露表面，并且可在封装衬里162上形成填隙绝缘膜164以填充在多个存储器单元mc1之间的相应的空间。
[0164]
在实施中，为了形成封装衬里162，可在约250℃或更低、例如约60℃
‑ꢀ
约250℃的相对低的温度下进行ald工艺或cvd工艺。较低的用于形成封装衬里162的工艺温度在如下方面可为有利的：在封装衬里162的形成期间防止多个电阻式存储器图案140恶化。
[0165]
在实施中，为了形成填隙绝缘膜164，可在约300℃或更低、例如约60℃
‑ꢀ
约300℃的温度下进行旋涂工艺、ald工艺、或cvd工艺。较低的用于形成填隙绝缘膜164的工艺温度在如下方面可为有利的：在填隙绝缘膜164的形成期间防止多个电阻式存储器图案140恶化。
[0166]
参考图14f，可将图14e的所得结构体的顶表面平坦化以使多个上部电极te各自的顶表面暴露。结果，保留在图14e的所得结构体中的掩模图案 mp可被除去，并且封装衬里162和填隙绝缘膜164各自的顶表面的水平可降低。保留在多个存储器单元mc1之间的封装衬里162和填隙绝缘膜164 可构成绝缘结构体166。
[0167]
参考图14g，可在图14f的所得结构体上形成导电层并且将其图案化以形成多条第二导电线170。之后，可形成多条第二绝缘线172以覆盖在多条第二导电线170之间的绝缘结构体166的顶表面。
[0168]
参考图14g描述的工艺可包括在所述导电层上形成硬掩模图案以用作用于形成多条第二导电线170的蚀刻掩模。可在相对高的温度下进行用于形成硬掩模图案的沉积工艺。
[0169]
在实施中，在参考图14d描述的工艺中通过各向异性地蚀刻下部电极层 bel而形成下部电极be的同时，多条第一导电线110中包括的金属元素(例如，w、ti、或cu)可沉积在多个选择元件图案124各自的侧壁上。在此情况下，当在参考图14g描述的工艺期间在相对
高的温度下进行用于形成硬掩模图案的沉积工艺时，沉积在多个选择元件图案124各自的侧壁上的金属元素(例如，w、ti、或cu)可渗透到多个选择元件图案124各自中。结果，多个选择元件图案124可具有包括w、ti、或cu的结构。
[0170]
尽管已经参考图14a-14g描述了制造根据实施例实施方式的图4、5a 和5b中所示的电阻式存储器装置100的方法，但是将理解，图6a-13中所示的电阻式存储器装置200a、200b、200c、200d、200e、200f、200g、 300、400a、400b、500、600、700a、和700b或者具有不同的结构的电阻式存储器装置可通过向参考图14a-14g描述的方法施加不同的修改和变化而制造。
[0171]
作为总结和回顾，可持续地需求高速度且高容量的电阻式存储器装置，并且装置可具有如下结构：其可增加具有交叉点堆栈结构的电阻式存储器装置的可靠性和寿命。
[0172]
一种或多种实施方式可提供具有交叉点阵列结构的电阻式存储器装置。
[0173]
一种或多种实施方式可提供配置成改善可靠性且增加寿命的电阻式存储器装置。
[0174]
已经在本文中公开了实例实施方式，并且尽管采用了具体术语，但是它们仅在一般和描述的意义上使用和解释，并且不用于限制的目的。在一些情况中，如对于在本技术提交时的本领域普通技术人员而言将是明晰的，关于具体实施方式所描述的特征、特性、和/或要素可单独地或者与关于其它实施方式所描述的特征、特性、和/或要素组合地使用，除非另外具体说明。因此，本领域技术人员将理解，在不背离如在所附权利要求中所阐明的本发明的精神和范围的情况下，可进行形式和细节方面的多种变化。

技术特征：

1.电阻式存储器装置，包括：电阻式存储器图案；和电连接至所述电阻式存储器图案的选择元件图案，所述选择元件图案包括硫属化物开关材料和至少一种金属材料，所述硫属化物开关材料包括锗、砷和硒，且所述至少一种金属材料包括铝、锶或铟，其中所述选择元件图案包括非均匀材料层，在所述非均匀材料层中所述至少一种金属材料在所述选择元件图案中的含量根据在所述选择元件图案内的位置是可变的。2.如权利要求1中所述的电阻式存储器装置，其中：所述选择元件图案包括由式1表示的化合物：[式1]ge
x
as
y
se
z
(m1)
a
在式1中，m1为铝或锶，和0.13≤x≤0.23，0.25≤y≤0.35，0.38≤z≤0.50，0.001≤a≤0.06，且x+y+z+a＝1。3.如权利要求1中所述的电阻式存储器装置，其中所述选择元件图案包括由ge
x
as
y
se
z
al
a
表示的化合物，其中0.13≤x≤0.23，0.25≤y≤0.35，0.38≤z≤0.50，0.001≤a≤0.06，且x+y+z+a＝1。4.如权利要求1中所述的电阻式存储器装置，其中所述选择元件图案包括由ge
x
as
y
se
z
sr
a
表示的化合物，其中0.13≤x≤0.23，0.25≤y≤0.35，0.38≤z≤0.50，0.001≤a≤0.06，且x+y+z+a＝1。5.如权利要求1中所述的电阻式存储器装置，其中：所述选择元件图案包括由式2表示的化合物：[式2]ge
x
as
y
se
z
(m1)
a
(m2)
b
在式2中，m1为铝或锶，m2为铟，和0.13≤x≤0.23，0.25≤y≤0.35，0.38≤z≤0.50，0.001≤a≤0.08，0.001≤b≤0.06，且x+y+z+a+b＝1。6.如权利要求1中所述的电阻式存储器装置，其中所述选择元件图案包括由ge
x
as
y
se
z
al
a
in
b
表示的化合物，其中0.13≤x≤0.23，0.25≤y≤0.35，0.38≤z≤0.50，0.001≤a≤0.08，0.001≤b≤0.06，且x+y+z+a+b＝1。7.如权利要求1中所述的电阻式存储器装置，其中所述选择元件图案包括由ge
x
as
y
se
z
sr
a
in
b
表示的化合物，其中0.13≤x≤0.23，0.25≤y≤0.35，0.38≤z≤0.50，0.001≤a≤0.08，0.001≤b≤0.06，且x+y+z+a+b＝1。8.如权利要求1中所述的电阻式存储器装置，其中：所述选择元件图案进一步包括钨、钛或铜，和所述选择元件图案中的钨、钛或铜的含量大于0原子百分比(原子％)且小于2原子％。9.如权利要求1中所述的电阻式存储器装置，其中：
所述选择元件图案包括具有不同的组成的多个硫属化物层，所述多个硫属化物层包括在离所述电阻式存储器图案不同的高度处的第一硫属化物层和第二硫属化物层，所述第一硫属化物层不包括铝且不包括锶，和所述第二硫属化物层包括铝或锶。10.如权利要求1中所述的电阻式存储器装置，其中：所述选择元件图案包括具有不同的组成的多个硫属化物层，所述多个硫属化物层包括在离所述电阻式存储器图案不同的高度处的第一硫属化物层、第二硫属化物层、和第三硫属化物层，所述第一硫属化物层不包括铝，所述第二硫属化物层包括第一含量的铝，和所述第三硫属化物层包括第二含量的铝，所述第二含量不同于所述第一含量。11.如权利要求1中所述的电阻式存储器装置，其中所述电阻式存储器图案包括具有与所述硫属化物开关材料不同的组成的硫属化物材料。12.电阻式存储器装置，包括：在基板上在第一横向方向上纵长地延伸的第一导电线；在所述基板上在第二横向方向上纵长地延伸的第二导电线，所述第二横向方向与所述第一横向方向交叉；以及在所述第一导电线和所述第二导电线之间的交点处的存储器单元，所述存储器单元连接在所述第一导电线和所述第二导电线之间，其中所述存储器单元包括：电阻式存储器图案；和电连接至所述电阻式存储器图案的选择元件图案，所述选择元件图案包括硫属化物开关材料和金属材料，所述硫属化物开关材料包括锗、砷和硒，且所述金属材料包括铝、锶或铟，和其中所述选择元件图案包括非均匀材料层，在所述非均匀材料层中所述金属材料的含量根据在所述选择元件图案内的位置是可变的。13.如权利要求12中所述的电阻式存储器装置，其中：所述选择元件图案是如权利要求2-8和10任一项中限定的。14.如权利要求12中所述的电阻式存储器装置，其中：所述选择元件图案包括具有不同的组成的多个硫属化物层，所述多个硫属化物层包括离所述电阻式存储器图案最近的第一硫属化物层和离所述电阻式存储器图案最远的第二硫属化物层，所述第一硫属化物层不包括铝且不包括锶，和所述第二硫属化物层包括铝或锶。15.电阻式存储器装置，包括：在基板上在第一横向方向上纵长地延伸的第一导电线；在所述基板上在第二横向方向上纵长地延伸的多条第二导电线，所述多条第二导电线在竖直方向上与所述第一导电线间隔开，所述第二横向方向与所述第一横向方向交叉；
在所述第一导电线和所述多条第二导电线之间的多个交点处的多个存储器单元，所述多个存储器单元在所述第一导电线上在所述第一横向方向上布置成一行；和覆盖所述多个存储器单元各自的侧壁的绝缘结构体，其中所述多个存储器单元各自包括：电阻式存储器图案；和电连接至所述电阻式存储器图案的选择元件图案，所述选择元件图案包括硫属化物开关材料、第一金属材料、和第二金属材料，所述硫属化物开关材料包括锗、砷和硒，所述第一金属材料包括铝、锶或铟，所述第二金属材料包括钨、钛或铜，和其中所述选择元件图案包括非均匀材料层，在所述非均匀材料层中所述第一金属材料的含量根据在所述选择元件图案内的位置是可变的。16.如权利要求15中所述的电阻式存储器装置，其中：所述选择元件图案包括具有不同的组成的多个硫属化物层，所述多个硫属化物层包括在离所述电阻式存储器图案不同的高度处的第一硫属化物层和第二硫属化物层，所述第一硫属化物层不包括铝且不包括锶，和所述第二硫属化物层包括铝或锶。17.如权利要求15中所述的电阻式存储器装置，其中：所述选择元件图案包括具有不同的组成的多个硫属化物层，所述多个硫属化物层包括在离所述电阻式存储器图案不同的高度处的第一硫属化物层、第二硫属化物层、和第三硫属化物层，所述第一硫属化物层不包括铝，所述第二硫属化物层包括第一含量的铝，和所述第三硫属化物层包括第二含量的铝，所述第二含量不同于所述第一含量。

技术总结

电阻式存储器装置，其包括电阻式存储器图案；和电连接至所述电阻式存储器图案的选择元件图案，所述选择元件图案包括硫属化物开关材料和至少一种金属材料，所述硫属化物开关材料包括锗、砷和硒，且所述至少一种金属材料包括铝、锶或铟，其中所述选择元件图案包括非均匀材料层，在所述非均匀材料层中所述至少一种金属材料在所述选择元件图案中的含量根据在所述选择元件图案内的位置是可变的。述选择元件图案内的位置是可变的。述选择元件图案内的位置是可变的。