74系列芯片功能区分
74HC/LS/HCT/F系列芯片的区别
1、 LS是低功耗肖特基，HC是高速COMS。LS的速度比HC略快。HCT输入输出与LS兼容，但是功耗低；F是高速肖特基电路； 3、 LS输入开路为高电平，HC输入不允许开路， hc 一般都要求有上下拉电阻来确定输入端无效时的电平。LS 却没有这个要求
4、 LS输出下拉强上拉弱，HC上拉下拉相同。
5、 工作电压不同，LS只能用5V，而HC一般为2V到6V；
6、电平不同。LS是TTL电平，其低电平和高电平分别为和，而CMOS在工作电压为5V时分别为和，所以CMOS可以驱动TTL， 但反过来是不行的
7、 驱动能力不同，LS一般高电平的驱动能力为5mA，低电平为20mA；而CMOS的高低电平均为5mA；
8、 CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能直接接电源。 74系列集成电路大致可分为6大类： . 74××（标准型）； .74LS××（低功耗肖特基）； .74S××（肖特基）； .74ALS××（先进低功耗肖特基）； .74AS××（先进肖特基）； .74F××（高速）。
近年来还出现了高速CMOS电路的74系列，该系列可分为3大类：
. HC为COMS工作电平； . HCT为TTL工作电平，可与74LS系列互换使用； .HCU适用于无缓冲级的CMOS电路。
这9种74系列产品，只要后边的标号相同，其逻辑功能和管脚排列就相同。根据不同的条件和要求可选择不同类型的74系列产品，比如电路 的供电电压为3V就应选择74HC系列的产品 系列 电平 典型传输延迟ns 最大驱动电流(-Ioh/Lol)mA AHC CMOS -8/8
AHCT COMS/TTL -8/8
HC COMS 25 -8/8 HCT COMS/TTL 25 -8/8
ACT COMS/TTL 10 -24/24 F TTL -15/64
ALS TTL 10 -15/64 LS TTL 18 -15/24施密特触发器芯片
LVC
AC S
LC 注：同型号的74系列、74HC系列、74LS系列芯片，逻辑功能上是一样的。
74LSxx的使用说明如果不到的话，可参阅74xx或74HCxx的使用说明。 有些资料里包含了几种芯片，如74HC161资料里包含了74HC160、74HC161、 74HC162、74HC163四种芯片的资料。不到某种芯片的资料时， 可试着查看一下临近型号的芯片资料。 TTL器件和CMOS器件的逻辑电平 分类:默认栏目 TTL器件和CMOS器件的逻辑电平 逻辑电平的一些概念 要了解逻辑电平的内容，首先要知道以下几个概念的含义：
1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值， 对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平对于一般 的逻辑电平，以上参数的关系如下： Voh > Vih > Vt > Vil > Vol。 6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 7：Iol：逻辑门输出为低电平时的负载电流（为
灌电流）。 8：Iih：逻辑门输入为高电平时的电流（为灌电流）。 9：Iil：逻辑门输入为低电平时的电流（为拉电流）。 门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开 路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合 适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：
（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil） 其中n：线与的开路门数；m：被驱动的输入端数。
常用的逻辑电平
·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、系列，系列和系列。
·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
·及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
·低电压的逻辑电平还有和两种。
·ECL/PECL和LVDS是差分输入输出。
·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。 5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。 另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥，Vih≥；Vol≤，Vil≤；噪声容限 较TTL电平高。 JEDEC组织在定义的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。 LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。 LVTTL逻辑电平 定义的工作电压范围是－。 LVCMOS逻辑电平标准是从5V CMOS逻辑电平关注移植过来的，所以它的Vih、Vil和Voh、Vol与工作电压有关，其值如上图所示。LVCMOS逻 辑电平定义的工作电压范围是－。 5V的CMOS逻辑器
件工作于时，其输入输出逻辑电平即为LVCMOS逻辑电平，它的Vih大约为×VCC＝左右，由于此电平与LVTTL的 Voh（）之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5V CMOS器件工作于电压的工作方式。由于相同 的原因，使用LVCMOS输入电平参数的逻辑器件也很少。 JEDEC组织为了加强在上各种逻辑器件的互连和与5V逻辑器件的互连，在参考LVCMOS和LVTTL逻辑电平标准的基础上，又定义了一 种标准，其名称即为逻辑电平标准，其参数如下： 逻辑电平标准的参数其实和LVTTL逻辑电平标准的参数差别不大，只是它定义的Vol可以很低（），另外，它还定义了其Voh最高可 以到，所以逻辑电平标准可以包容LVCMOS的输出电平。在实际使用当中，对LVTTL标准和逻辑电平标准并不太区分，某些 地方用LVTTL电平标准来替代逻辑电平标准，一般是可以的。 JEDEC组织还定义了逻辑电平标准，如上图所示。另外，还有一种 CMOS逻辑电平标准，它与上图的逻辑电平标准差别不大，可 兼容。 低电压的逻辑电平还有、、的逻辑电平。 、TTL和CMOS逻辑器件 逻辑器件的分类方法有很多，下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。
：TTL和CMOS器件的功能分类 按功能进行划分，逻辑器件可以大概分为以下几类： 门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动 器、收发器
、总线开关、背板驱动器等。
1：门电路和反相器 逻辑门主要有与门74X08、与非门74X00、或门74X32、或非门74X02、异或门74X86、反相器74X04等。
2：选择器 选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。
3： 编/译码器 编/译码器主要有2/4、3/8和4/16译码器74X139、74X138、74X154等。
4：计数器 计数器主要有同步计数器74X161和异步计数器74X393等。
5：寄存器 寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。
6：触发器 触发器主要有J-K触发器、带三态的D触发器74X374、不带三态的D触发器74X74、施密特触发器等。
7：锁存器 锁存器主要有D型锁存器74X373、寻址锁存器74X259等。
8：缓冲驱动器 缓冲驱动器主要有带反向的缓冲驱动器74X240和不带反向的缓冲驱动器74X244等。
9：收发器 收发器主要有寄存器收发器74X543、通用收发器74X245、总线收发器等。
10：总线开关 总线开关主要包括总线交换和通用总线器件等。
11：背板驱动器 背板驱动器主要包括TTL或LVTTL电平与GTL/GTL+（GTLP）或BTL之间的电平转换器件。
：TTL和CMOS逻辑器件的工艺分类特点 按工艺特点进行划分，逻辑器件可以分为Bipolar、CMOS、BiCMOS等工艺，其中包括器件系列有：
Bipolar（双极）工艺的器件有： TTL、S、LS、AS、F、ALS。 CMOS工艺的器件有： HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。 BiCMOS工艺的器件有： BCT、ABT、LVT、ALVT。
：TTL和CMOS逻辑器件的电平分类特点
TTL和CMOS的电平主要有以下几种：
5VTTL、5VCMOS（Vih≥*Vcc，Vil≤*Vcc）、电平、电平等。 5V的逻辑器件 5V器件包含
TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件 及以下的逻辑器件 包含LV的和V 系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。 具体情况可以参考下图： 包含特殊功能的逻辑器件 A．总线保持功能（Bus hold） 由内部反馈电路保持输入端最后的确定状态，防止因输入端浮空的不确定而导致器件振荡自激损坏；输入端无需外接上拉或下拉电阻，节 省 PCB空间，降低了器件成本开销和功耗，见图6－3。ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。命名特征为附加了 “H”如：74ABTH16244。 B．串联阻尼电阻（series damping resistors） 输出端加入串联阻尼电阻可以限流，有助于降低信号上冲/下冲噪声，消除线路振铃，改善信号质量。如图6－4所示。具有此特征的ABT、 LVC、LVT、ALVC系列器件在命名中加入了“2”或“R”以示区别，如ABT162245，ALVCHR162245。对于单向驱动器件，串联电阻加在其输出端， 命名如SN74LVC2244；对于双向的收发器件，串联电阻加在两边的输出端，命名如SN74LVCR2245。 C．上电/掉电三态（PU3S，Power up/power down 3-state） 即热拔插性能。上电/掉电时器件输出端为三态，Vcc阀值为；应用于热拔插器件/板卡产品，确保拔插状态时输出数据的完整性。多 数ABT、LVC、LVT、LVTH系列器件有此特征。 D．ABT 器件（Advanced BiCMO
S Technology） 结合了CMOS器件(如HC/HCT、LV/LVC、ALVC、AHC/AHCT)的高输入阻抗特性和双极性器件(Bipolar，如TTL、LS、AS、ALS)输出驱动能力强 的特点。包括ABT、LVT、ALVT等系列器件，应用于低电压，低静态功耗环境。 E．Vcc/GND对称分布 16位Widebus器件的重要特征，对称配置引脚，有利于改善噪声性能。AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位 Widebus器件有此特征。F．分离轨器件（Split-rail） 即双电源器件，具有两种电源输入引脚VccA和VccB，可分别接5V或电源电压。如ALVC164245、LVC4245等，命名特征为附加了“4”。 逻辑器件的使用指南 1：多余不用输入管脚的处理 在多数情况下，集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使 用，这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器 件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。 244、16244经测试在接高电平时静态功耗较小 ，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为1～10K。 2：选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足 设计要求，同时有一定的余量的器 件，这样可以减少信号过冲，
改善信号质量。 并且在设计时必须考虑信号匹配。 3：在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。板间接口选择ABT16244/245或LVTH16244/245，并 在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10- 200Ω左右，另外，也可以使用 并接二级管来进行处理，效果也不错，如1N4148等（抗冲击较好）。 4：在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。 始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。 内部带串联阻 尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐 使用。始端匹配推荐电阻值为10～51 Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议