作者：曾立 丁运鸿 陈亮
赛前辅导及文稿整理辅导教师：肖看
摘要
本系统以51单片机及FPGA为控制核心，由正弦信号发生模块、功率放大模块、调幅（AM）、调频（FM）模块、数字键控（ASK，PSK）模块以及测试信号发生模块组成。采用数控的方法控制DDS芯片AD9851产生5Hz－20MHz正弦信号，经滤波、放大和功放模块放大至6v并具有一定的驱动能力。测试信号发生模块产生的1kHz正弦信号经过调幅（AM）模块、调频（FM）模块，对高频载波进行调幅或调频。二进制基带序列信号送入数字键控模块，产生二进制PSK或ASK信号，同时对ASK信号进行解调，恢复出原始数字序列。另外，本系统还配备有液晶显示屏、遥控键盘，提供了友好的人机交互界面。 ABSTRACT
This system is in the core of Micro-Processor and FPGA (Field Programmable Gate Array), consist of sine signal generating module, Power amplifier, Amplitude Modulator, Frequency Modulator, ASK/PSK module and test signal generating module. The AD9851 controlled by Micro－Process in digital way to generate sine signal with the bandwidth 5Hz to 20MHz adjustable per 1Hz. After processing by LPF & power amplifier, the output signal has a peak value of move than 6V. The sine signal at 1 KHz was send to AM and FM module to modulate the high frequency carrier waveform. The binary sequential was send to the relative module to generate ASK and PSK signal. At last demodulate module demodulate the ASK signal and got the same binary sequential as set before.
In order to provide a friendly user interface, the LCD and remote infrared control keyboard was introduced in this system.
一、 方案的设计和论证
题目要求产生1kHZ－10MHz正弦信号，并在此基础上，产生模拟调幅信号、模拟调频信号、二进制PSK、ASK信号。1kHZ－10MHz的正弦信号发生器是本设计的关键，以此为基 础，对该信号进行各种调制，得到题目要求的各种波形。
1.正弦信号产生部分
方案一：使用集成函数发生器芯片ICL8038。
ICL8038能输出方波、三角波、正弦波和锯齿波四种不同的波形，将他作为正弦信号发生器。它是电压控制频率的集成芯片，失真度很低。可输入不同的外部电压来实现不同的频率输出。为了达到数控的目的，可用高精度DAC来输出电压以控制正弦波的频率。 方案二：锁相环频率合成器（PLL）
锁相环频率合成器（PLL）是常用的频率合成方法。锁相环由参考信号源、鉴相器、低通滤波器、压控振荡器几个部分组成。通过鉴相器获得输出的信号FO与输入信号Fi频率控制字的相位差，经低通滤波器转换为相应的控制电压，控制VCO输出的信号频率，只有当输出信号与输入信号的频率于相位完全相等时，锁相环才达到稳定。
如果在环路中加上分频系数可程控的分频器，即可获得频率程控的信号。 由于输
出信号的频率稳定度取决于参考振荡器信号fi ，参考信号fi 由晶振分频得到，晶振的稳定度相当高，因而该方案能获得频率稳定的信号。一般来说PLL的频率输出范围相当大，足以实现1kHz－10MHZ的正弦输出。如果fi＝100Hz只要分频系数足够精细（能够以1步进），频率100Hz步进就可以实现。
方案三：直接数字频率合成（DDS）
DDS是一种纯数字化方法。它现将所需正弦波一个周期的离散样点的幅值数字量存入ROM中，然后按一定的地址间隔（相位增量）读出，并经DA转换器形成模拟正弦信号，再经低通滤波器得到质量较好的正弦信号，DDS原理图如下：
图 1 DDS原理图
方案一（VOC）不能实现稳定频率信号的输出并且难于数字控制。并且电容、电阻参数随温度等其他因素的影响，频率稳定度以及电路的稳定度都较低，实现也较复杂，不予采纳。虽然ICL8038可很好的实现频率输出的控制，但查看ICL8038的设计资料可知其频率输出范围为0.01Hz～300kHz，不能达到题目的要求，故不予选用。PLL方案和DDS方案都能实现1kHz～10MHz的稳定的信号输出，且能达到100Hz频率步进，但是PLL的动态特性却很差，在频率改变时，环路从不稳定到稳定的过程有时间延迟。相比较而言，DDS的频率输出范围一般低于PLL，且杂散也大于PLL方案，但DDS信号源具有输出频率稳定度高、精度更高、分辨率更高且易于程控等优点，且频率改变不存在失调过程，尽管有杂散干扰，只需在输出级加滤波器仍可以得到质量很好的正弦波形。
对于DDS的实现，采用可编程逻辑器件设计，可以按题目的具体要求量身定做，灵活的发挥DDS信号源的各项优良性能，但需加DA转换器等外围器件，设计工作量较大。采用集成DDS芯片只需少量外围器件就能构成一个完整的DDS信号源。集成芯片的电磁兼容性、抗干扰等各方面性能一般比可编程逻辑器件设计的DDS信号源性能要好。目前有许多可用作信号发生器的专用DDS集成芯片，如ADI公司推出的AD9851，其性能均能满足本题的要求。
2.模拟幅度调制(AM)信号的产生
幅度调制是正弦载波信号的幅度随调制信号做线形变换的过程。模拟幅度调制(AM)信号就是载波振幅按照调制信号的大小成线性变化的高频振荡，因此实现的原理就是把载波信号与调制信号相乘。
方案一：用高速DA转换器实现
载波信号送入DA转换器的参考电压Vref端，调制信号通过AD采样后，把转换得到的数字量送到DA转换器的数据输入端，从而得到被调制信号调制的模拟调幅信号。但此方案需要双极性的DAC，而且对DAC的速度也比较苛刻，设计起来难度较大，故不采用。
方案二：用高速模拟乘法器实现
采用AD835高速模拟乘法器，来实现模拟调制。模拟乘法器AD835的－3dB截止频率为250MHz，能够满足题目的要求。但是AD835的差分输入范围仅为±1V，因此必须对输入信号进行预处理。
综上所述，采用AD835集成高速模拟乘法器不但简化了硬件电路，并且AD835具有很低的附加噪声，在频率f<10MHz时只有50，能够大大提高系统的抗干扰能力以及稳定度，可轻松实现题目要求，故采用此方案。
对题目要求的10%～100%调制度的实现，可预先在FPGA中建立10个不同调制度对应的幅度表格，然后查询各表格，将数据送给CA3338 AD转换器输出对应幅度的1kHz的正弦波，处理后输入AD835模拟乘法器后便可得到对应调制度的AM调幅波形。
3.模拟频率调制（FM）信号的产生
由于本系统采用DDS方案做信号源，因此用模拟方法实现频率调制有一定困难，频偏较难精确控制，且容易引入干扰。因此FM信号的产生可结合AD9851芯片用数字方法来实现。AD9851是通过写频率控制字FSW来控制输出信号的频率的，频率控制字的值与输出信号的频率成正比。对输入的1kHz信号经过处理后进行实时采样，得到的数据正比于载波信号的频率偏移量。把不同幅度采样得到的数据对应不同的频率偏移量，不同的频率偏移量又对应不同的频率控制字，可以作为表存储在FPGA中。零点对应中心频率，幅度最大的点对应正向最大频偏对应的频率，而幅度最小的点对应负向最大频偏对应的频率，实时改变载波频率。由于题目要求5kHz与10kHz频偏，因此要制作两个查询表。
4.ASK、FSK信号的产生
方案一：ASK的实现：数字基带序列和载波输入相乘实现（FSK也可通过此方法实现）。
方案二：模拟开关实现
ASK、FSK是数字调制技术，可采用的模拟开关来实现。将模拟地线和载波分别接到模拟开关的两个输入端，用数字基带序列控制模拟开关的切换，即可以得到ASK信号。同样的道理，将载波及其倒π相信号分别通入模拟开关的两个输入端，用数字基带序列控制模拟开关的切换，可以得到PSK信号。考虑到载波频率为100kHz，需要较高速的模拟开关。
方案三：用FPGA内调制实现。
一般来说，模拟开关成本低于模拟乘法器，使用也更加方便，故采用方案二。同时，利用FPGA,我们也实现了方案三。
二、 单元电路分析与硬件电路设计
1.正弦信号发生器
采用了直接数字频率合成技术，可采用ADI公司的DDS集成芯片AD9851。
AD9851由DDS电路、数据输入寄存器、频率相位数据寄存器、高速D/A转换和比较器组成。其中高速DDS电路又由32位相位累加器和正弦查询表组成。正弦查询表内存储了一个周期正弦波的数字幅度信息，每个地址对应正弦波中00～3600范围的一个相位点。每送入一个时钟脉冲信号，查询表就把形成的地址信息映射成正弦波幅度信号，然后经过D/A转换器输出模拟量。
AD9851系统时钟的最高频率可达180MHz。为了提高系统的电磁兼容能力，AD9851内部集成了一个6倍频器，降低了所需外接时钟频率。若外部介入的参考频率选用20MHz，则经AD9851内部6倍频后，系统时钟频率相当于120MHz。由频率合成公式可计算出，在此时钟下的输出频率分辨率为：
Hz＝0.0279Hz （1）
最大输出频率为系统时钟频率120MHz，远超出本题100Hz的步进值，1kHz～10MHzs的要求。
AD9851内部有5个8位输入数据寄存器，其中32位用于装载频率控制字FSW。FPGA编写时序通过对32位控制字的赋值可精确控制最终合成的信号频率fo。FSW与fo之间的转换公式为：
（2）
频率控制字可向数据输入寄存器连续装入5次数据，并行装入到AD9851中。
AD9851生成的模拟信号由IOUT 、IOUTB端送出，该两端对应AD9851内DA转换器的差分电流输出端，其满度电流大小由接在RSET 端的电阻值大小决定。计算公式为：MAX(IOUT)＝39.2/RSET 。AD9851设计资料上介绍，允许由IOUT 、IOUTB端送出的最大满度电流为20mA，当送出的满度电流值为10mA时，输出信号的无杂散动态范围（SFDR）最好，因而本设计取IOUT＝10mA，对应的得取RSET＝3.92kΩ。为了将电流转换成为电压，要在IOUT 、IOUTB输出端各接一个电阻，为了获得较好得无杂散动态范围，这两个电阻值取为相等。综合考虑，权衡各方面后，选取接在IOUT 、IOUTB端的电阻为75Ω，这样，AD9851输出信号的峰峰值为0.75V（0v―0.75v）。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议