IC测试原理-IC设计必备宝典

第1章认识半导体测试设备
更多..
1947年,第一只晶体管的诞生标志着半导体工业的开始,从那时起,半导体生产和制造技术变得越来越重要...
第1节 晶圆、晶片和封装
第3节 半导体技术
第5节 测试系统的种类
第7节 探针卡(ProbeCard)
第2节 自动测试设备
第4节 数字和模拟电路
第6节 测试负载板(LoadBoard)...
第2章半导体测试基础
更多..
半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标...
第1节 基础术语
第3节 测试系统
第5节 管脚电路
第2节 正确的测试方法
第4节 PMU
第6节 测试开发基本规则
第3章基于PMU的开短路测试
更多..
Open-Short Test也称为Continuity Test或Contact Test,用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接,并且没有信号引脚与其他信号引脚、电源或地发生短路...
第1节 测试目的
第2节 测试方法
第4章DC参数测试
更多..
测试程序流程中的各个测试项之间的关系对DC测试来说是重要的,很多DC测试要求前提条件...
第1节基本术语
第3节VOL/IOL
第5节Static IDD
窄边框显示器第7节IIL / IIH
第11节High
第2节VOH/IOH
第4节Gross IDD
第6节IDDQ & Dynamic IDD
第8节Resistive Input &
第12节IOS test电镀光亮剂配方
第5章功能测试
更多..
功能测试是验证DUT是否能正确实现所设计的逻辑功能,为此,需生成测试向量或真值表以检测DUT中的错误,真值表检测错误的能力可用故障覆盖率衡量,测试向量和测试时序组成功能测试的核心...
第1节基础术语
第3节输出数据
dsp2812
第5节Vector Data镀锌光亮剂
第7节Gross Functional
第9节标准功能测试
第2节测试周期及输入数据
第4节Output Loading for 豆制品消泡剂
第6节
第8节Functionally Testing
第6章AC参数测试
更多..
第1节 测试类型
石墨烯供暖设备
第1节 晶圆、晶片和封装
1947年,第一只晶体管的诞生标志着半导体工业的开始,从那时起,半导体生产和制造技术变得越来
越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式,这就是半导体工业目前正在制造的称之为"超大规模"(VLSI,Very Large Scale Integration)的集成电路,通常包含上百万甚至上千万门晶体管。
半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片,在这个半导体的基础之上,建立了许多独立的单个的电路;一片晶圆上这种单个的电路被称为die(我前面翻译成"晶片",不一定准确,大家还是称之为die好了),它的复数形式是dice.每个die 都是一个完整的电路,和其他的dice没有电路上的联系。
当制造过程完成,每个die都必须经过测试。测试一片晶圆称为"Circuit probing"(即我们常说的CP测试)、"Wafer porbing"或者"Die sort"。在这个过程中,每个die都被测试以确保它能基本满足器件的特征或设计规格书(Specification),通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书,那么它会被测试过程判为失效(fail),通常会用墨点将其标示出来(当然现在也可以通过Maping图来区分)。
在所有的die都被探测(Probed)之后,晶圆被切割成独立的dice,这就是常说的晶圆锯解,所有被标示为失效的die都报废(扔掉)。图2显示的是一个从晶圆上锯解下来没有被标黑点的die,它即将被封装成我们通常看到的芯片形式。
注:本标题系列连载内容及图片均出自《The Fundamentals Of Digital Semiconductor Testing》
在一个Die封装之后,需要经过生产流程中的再次测试。这次测试称为“Final test”(即我们常说的FT测试)或“Package test”。在电路的特性要求界限方面,FT测试通常执行比CP测试更为严格的标准。芯片也许会在多组温度条件下进行多次测试以确保那些对温度敏感的特征参数。商业用途(民品)芯片通常会经过0℃、25℃和75℃条件下的测试,
而军事用途(军品)芯片则需要经过-55℃、25℃和125℃。
芯片可以封装成不同的封装形式,图4显示了其中的一些样例。一些常用的封装形式如下表:
DIP:Dual Inline Package (dual indicates the package has pins on two sides)
CerDIP:Ceramic Dual Inline Package
PDIP:Plastic Dual Inline Package
PGA:Pin Grid Array
BGA:Ball Grid Array
SOP:Small Outline Package
TSOP:Thin Small Outline Package
TSSOP:Thin Shrink Small Outline Package (this one is really getting small!)

本文发布于:2024-09-25 05:31:25,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/4/300293.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:测试   半导体   电路   器件
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议