J T A G 电 路 的 工 作 原 理 ( 总 5 页 )
--本页仅作为文档封面，使用时请直接删除即可--
-- 内页可以根据需求调整合适字体及大小--
JTAG 电路的工作原理
1． JTAG 电路简介
JTAG 的全称是 Joint Test Action Group ，即联合测试行动小组。目前， JTAG 已 成为一种国际标准测试协议，主要用于各类芯片的内部测试。现在大多数高级 器件(包括 FPGA 、MCU 、DSP 以及 CPU 等)都支持 JTAG 协议，如 FPGA 、 DSP 器件等。标准的 JTAG 接口是 4 线接口： TMS 、TCK 、TDI 以及 TDO，分别 为模式选择、时钟、数据输入和数据输出信号线。 JTAG 电路的功能模块如图 5-4 所示。 图 5-4 JTAG 电路的内部结构示意图
JTAG 最初是用来对芯片进行测试的，基本原理是在器件内部定义一个 TAP (Test Access Port，测试访问口)端口，通过专用的 JTAG 测试工具对进行内 部节点进行测试。此外， JTAG 协议允许多个器件通过 JTAG 接口串联在一起， 形成一个 JTAG 链，能实现对各个器件分别测试。此外， JTAG 接口还常用于实 现 ISP (In-System Programmable，在线编程)，对 FLASH 等器件进行编程。 JT板端连接器AG 在线编程的特征也改变了传统生产流程，将以前先对芯片进行预编程再装 到板上的工艺简化为：先固定器件到电路板上，再用 JTAG 编程，从而大大加垃圾焚烧 快工程进度。
边界扫描测试(snis-110BST：BOUNDARY SEAN TEST)普通采用 4 线接口(在 5 线接 口中，有一条为主复位信号)。也可以通过 PC 机的 RS-232 接口就能摹拟 BST 的功能。 BST 标准接口是用来对电路板进行测试的，可在器件正常工作时捕获 功能数据。器件的边界扫描单元能够迫使逻辑追踪引脚信号，或者从器件核心逻 辑信号中捕获数据，再强行加入的测试数据串行第移入边界扫描单元，捕获的 数据串行移出并在器件外不同预期的结果进行比较，根据比较结果给出扫描状 态，以提示用户电路设计是否正确。典型边界扫描测试电路的结构如图 5-5 所 示。
边界扫描测试提供了一个串行扫描路径，遵守 IEEE 规范的器件之间的引脚连接 情况。标准所规定的 BST 结构为：当器件工作在JTAG BST 模式时，使用4 个 专用的 I/O 引脚和一个可选引脚 TRST 作为JTAG 引脚。这 4 个专用 I/O 引脚 为： TDI 、TDO 、 TMS 和 TCK。所有 JTAG 引脚的核心功能如表 5-2 所列。
表 5-2 JTAG 管脚说明
3．JTAG 电路时序 JTAG 电路的时序如图 5-6 所示，所有基于JTAG 的操作都必 须同步于 直升机救援JTAG 时钟信号 TCK。在 TCK 的上升沿读取或者输出有效数据，有严格 的建立、保持时间要求，因此普通情况下 JTAG 的时钟不会太高。
图 5-6JTAG 电路的时序关系示意图
4．FPGA 芯片中JTAG 扫描电路的工作流程 JTAG 边界扫描测试由测试访问端口 的控制器管理，只要 FPGA 上电后电压正确，且 JTAG 链路完整，则JTAG 电路 可即将正常工作，清空 JTAG 配置寄存器等待外界响应，整体流程如图 5-7 所 示。
图虚拟现实系统 5-7 JTAG 边界扫描流程示意图
TMS 、TRST 和 TCK 引脚管理 TAP 控制器的操作， TDI 和 TDO 为数据寄存器提 供串行通道。 TDI 也为指令寄存器提供数据，然后为数据寄存器产生控制逻
辑。对于选择寄存器、装载数据、检测和将结果移出的控制信号，由测试时钟 (TCK)和测试模式(TMS)选择两个控制信号决定。在四线接口标准中，利用 TDI， TDO， TCK，
TMS 四个信号，它们合成为 TAP 测试处理端口(Test Access Port)，测试复位信号(TRST,普通以低电平有效)普通作为可选的第五个端口 信号。
Xilinx JTAG脑根 下载线
下载线一端以 JTAG 的方式和 FPGA/PROM 芯片相连，另一端则通过 USB/并口 和计算机相连，为设计人员提供了由 PC 机配置 FPGA/PROM 芯片数据链路。 本节介绍目前常用的 Xilin 下载线，以及简易下载线的制作坊法。 1．Xilinx 下载 线介绍 根据下载线和 PC 机连接方式的不同，可以将其分为 USB 下载线和并口 下载线两大类。 USB 下载线速度快，稳定度高，固然价格也比较昂贵，目前 Xilinx 公司提供的 USB 下载线的价格为 149 美元。 并口下载线根据下载速度的 不同，可分为 Parallel Cable IV (简称为 PC4)和 Parallel Cable III 两类(简称为 PC3)：其中 PC4 可适于 Xilinx 公司所有芯片，速度比 PC3 快 8 倍，价格大约 为 USB 下载线的 1/3；PC3 采用简单的 EPP 模式，透过式实现，成本低廉，但 下载速度缓慢，且不具备配置电压自适应的功能，已经不能用于 Xilinx 公司新 型 FPGA 的开辟，存在一定的应用局限性。 无论那种下载线，在 FPGA 端都具 有标准的 4 根JTAG 接口、电源管脚以及地(VCC 、GND 、TCK 、TMS 、TDI 以 及 TDO)，
共 6 个信号端口，也被称为JTAG 连接器。也有一种常见的 10 脚 JTAG 连接器，其中多了 1 个 GND 信号以及 3 根悬空信号(NC)。 在实际工
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议